探索 PCIe 6.0 與 CXL 技術研討會
| 隨選即看線上研討會
| 時間：2 hrs
AI 與 HPC 高效能運算的下一波浪潮
現今的 AI 與 HPC 高效能運算需要在有限的物理空間中實現高效的運算，而 PCIe 6.0 和 CXL 的高速高頻寬特性為這些環境帶來了嶄新的可能性，它們允許在裝置上實現高密度的運算，賦予 HPC 運算更大的威力和效率，同時，這些技術還改善了資料中心的協同能力，使不同資源能夠更快速、更可靠地共享資料和合作，這對於大規模的 AI 和 HPC 高效能運算應用至關重要。
此線上研討會，可深入了解 PCI Express（PCIE） 6.0、Compute Express Link（CXL） 以及 Non-Volatile Memory Express（NVMe）等前沿技術的最新發展，這些技術已經重新定義了資料中心和雲端運算環境的未來，為您提供前所未有的能力。
同時，這些技術也帶來了新的測試挑戰，我們將透過實際的 NVMe over CXL 應用案例，深入探討這些技術的應用以及面臨的測試挑戰，確保您能充分發揮其優勢，我們邀請了具有豐富經驗的業界專家，分享他們的見解和經驗，歡迎相關產業人士報名參加，一同探索未來的可能性。
姚嘉洋
資深媒體人暨前拓墣產業研究院資深分析師
姚嘉洋曾先後任職科技產業記者與產業分析師等工作，逾十五年產業經驗，過去也曾到美國與中國等地訪談，針對全球半導體產業的洞察累積了相當厚實的能量與基礎；研究領域涵蓋IC設計 / IDM / 矽智財 / EDA等半導體次產業；擔任產業分析師期間，接受國內天下、遠見與中國等多家財經媒體專訪，就半導體領域的發展動態提出觀察；近年來的主要工作聚焦公司內部演講分享與教育訓練，以及與財經媒體合作針對重要半導體產業事件撰寫新聞分析，每年亦固定受邀至政大傳院企業公關選修課程，擔任業界講師。
張錫嘉目前在瓦雷科技擔任技術長一職。2002年於交通大學電子研究所取得博士學位後加入聯發科技，開發 Combo SoC 整合晶片並主筆發表 ISSCC論文；2003年返校任教，專注於錯誤更正碼、加解密電路攻擊/防禦、機器學習演算法與硬體架構，獲得國科會傑出技轉貢獻獎、經濟部大學產業經濟貢獻獎、台灣積體電路設計學會「傑出年輕學者」等獎項肯定。學校任職期間曾擔任副研發長、晶片系統設計中心 (CIC)副主任、IEEE 台北分會 CASS 主席，也是多間公司的技術顧問；2020 年起借調至瓦雷科技，期待能夠在記憶體與存儲產業貢獻所學，特別是CXL/PCIe 相關的各式應用。
Rob Vezina
Field Application Engineer VIAVI Solution
Rob Vezina 為 Viavi Solutions Field Application Engineer，畢業於多倫多大學獲得 EE 學士學位；Rob 在高速SerDes 協定架構領域逾 20 年經驗；曾在英特爾伺服器行銷團隊，負責 PCIe Gen1 到 Gen3 和 NVMe 技術支援；在 Keysight 擔任 PCIe 和 NVMe 協定設備 (分析儀、PTC、錯誤注入) 產品經理；Rob 還曾任 PCI-SIG 協會成員負責 PCIe 插拔大會的 Link Transaction 和 De-Emphasis 規範的 Compliance 及 Golden Sample；目前在 Viavi Solutions 主要負責 PCIe Gen5 和 CXL 協定測試產品的技術支援，及提供北美即將推出 PCIe Gen6 架構的一線客戶協助。
講師陣容
隨選即看影音
索取講義
台北總公司電話：(02) 8911-0413 | 高雄分公司電話：(07) 390-0161
業務聯絡信箱：sales@eagletek.com.tw
Copyright © Eagletek Corp., All rights reserved.