top of page

Re-driver 與 Re-timer 的差異:為什麼 Protocol Analyzer Interposer 傾向採用 Re-driver 架構

  • 6月25日
  • 讀畢需時 7 分鐘

PCIe 應用走向 64 GT/s、128 GT/s 及更高的傳輸速率,高速序列介面訊號在實際系統通道中所面臨的衰減、反射、串擾與抖動問題也變得更加嚴重。 在這樣的高速環境下,為了克服插入損耗(Insertion Loss)、頻率相關損耗(Frequency-dependent Loss)與眼圖閉合(Eye Closure)等挑戰,系統設計通常會導入 Re-driver 或 Re-timer 來提升訊號完整性(Signal Integrity)。


Re-driver、Re-timer 兩種元件在對應的需求和設計上並不相同;Re-timer 對於重建乾淨的傳輸訊號、維持系統傳輸穩定,是較理想的選擇。然而,當應用場景從「讓系統穩定運作」轉換成「使用 Protocol Analyzer 與 Interposer 進行驗證與除錯」時,首重不在於讓訊號更乾淨,而是如何「在不影響原始系統行為的前提下,忠實觀察 Host 與 Device 之間真正發生的問題」;這時,就會傾向採用 Re-driver 元件


本文將深入比較 Re-driver 與 Re-timer 的差異,並說明為什麼在高速 Protocol Analyzer Interposer 的設計中,Re-driver 架構通常更適合用於系統驗證、協議分析與 Root Cause Debug



首先,什麼是 Protocol Analyzer Interposer


Protocol Analyzer Interposer 是安裝在主機(Host)與待測物(DUT)之間的分析工具,其目的不是主動修復系統,而是在盡可能不影響原始通道行為的前提下,攔截、觀察並解碼高速傳輸訊號。無縫擷取並側錄硬體裝置之間的數位訊號與傳輸封包。它是一個介於主機與待測物(如 PCIe/CXL 卡)之間的實體轉接中繼站。


下圖以 VIAVI Solutions 的〈Xgig 6P16 PCIe6.0 協定分析/驗證平台〉〈Xgig MCIO 16-lane Interposer〉為情境,舉例 Interposer 的裝置位置:


Protocol Analyzer Interposer 使用流程

Protocol Analyzer Interposer 的核心功能

  • 觀察 Host 與 Device 之間的即時傳輸流量

  • 解碼 PCIe、CXL 等協議層資訊

  • 保留真實的 Link Training 與 Equalization 行為

  • 觀察實際系統在 marginal condition 下的失效模式

  • 保留 jitter、loss、BER 與 eye margin 等物理層問題

  • 避免因分析工具本身介入而遮蔽 root cause


在「測試分析」的應用場景中,Interposer 設計並非單純追求訊號最佳化,而是真實反映出訊號錯誤的位置及原因,如果一個 Interposer 為了讓解碼更穩定,過度修復或重建原始訊號,反而可能讓工程師看不到真正造成傳輸失敗的原因


Re-driver 與 Re-timer 的差異


要理解為什麼 Protocol Analyzer Interposer 偏好 Re-driver 架構,首先必須釐清 Re-driver 與 Re-timer 在運作原理上的根本差異。下圖為 Re-driver、Re-timer 架構的差異圖解


Re-driver、Re-timer 架構的差異圖解
Re-driver、Re-timer 架構


Re-driver:類比訊號補償元件


Re-driver 是一種主動式類比訊號處理元件,主要工作於實體層(Physical Layer)的類比訊號處理。透過 CTLE(Continuous-Time Linear Equalizer,連續時間線性等化器)、訊號放大調節(Gain adjustment) 與阻抗匹配(Impedance matching)等方式,補償高速訊號在 PCB trace、Connector 或 Interposer 結構中產生的高頻損耗。


Re-driver 的功能是對訊號進行類比補償與放大,但它不會將訊號重新轉換成乾淨的數位資料後再重新送出。


Re-driver 的訊號傳輸路徑
Re-driver 的訊號傳輸路徑

經過 Re-driver 後的訊號示意圖
經過 Re-driver 後的訊號示意圖

Re-driver 的關鍵特性包括:

  • 僅進行類比訊號處理

  • 不具備時脈恢復功能(Clock Data Recovery, CDR)

  • 不對 Bitstream 進行 Re-timing

  • 不重新產生或數位修復資料流

  • 延遲極低,對原始 timing behavior 影響很小

  • 不參與 Link Training、LTSSM 狀態轉換或 preset / equalization negotiation

  • 對 Host 與 Device 而言,不會被視為獨立的 Link Partner


從協議角度來看,Re-driver 是一個 protocol-transparent 的訊號補償元件。它只在類比訊號層改善訊號品質,不會參與協議層的溝通,也不會改變 Host 與 Device 之間原本的端對端互動行為。因此,Host 與 Device 仍然是在彼此直接進行鏈路訓練(Link Training)與均衡協商(Equalization negotiation),工程師觀察到的協議行為也更接近真實系統狀態



Re-timer:具備 CDR 與協議感知能力的訊號重構器


Re-timer 是一種更複雜的數位與類比混合訊號元件。除了 CTLE 之外,Re-timer 通常還包含時脈恢復(Clock Data Recovery, CDR)、決策回饋等化器(Decision Feedback Equalizer, DFE)以及FIR 濾波器(Transmitter-side FIR filter)等功能。


Re-timer 的工作方式是:先從接收到的高速訊號中恢復 clock 與 data,重新判斷位元資料,再將訊號重新定時、重新產生,並向下游送出一個較乾淨的新訊號。


當 Re-timer 插入通道時,Host 與 Device 並不是單純透過原始物理通道直接互相訓練。Re-timer 會將原本的 end-to-end link 切分為兩段:Host ↔ Re-timer 以及 Re-timer ↔ Device。也就是說,Re-timer 不只是補償訊號,而是重新建立新的資料流。


Re-timer 的訊號修復、傳輸路徑
Re-timer 的訊號修復、傳輸路徑

經過 Re-timer 後的訊號示意圖
經過 Re-timer 後的訊號示意圖

Re-timer 的關鍵特性包括:

  • 具備完整 CDR 功能

  • 執行 Bitstream Re-timing

  • 可有效降低 Jitter

  • 能重新產生乾淨訊號

  • 具備部分或完整 Protocol Awareness

  • 可能參與 Training 與 Negotiation 流程

  • 將原始通道切分為兩段 Link

  • 功耗與設計複雜度較高

  • 增加可量測延遲


Re-timer 能大幅改善訊號完整性,使系統在長通道、複雜 backplane、長距離或高損耗環境下仍能穩定運作,因此常見於長通道、高損耗或複雜拓撲環境;例如:compliance capture、functional protocol decode 或 interoperability validation。


但訊號分析、驗證除錯工作反而不適用 Re-timer,因為 Re-timer 會重建訊號,把工程師原本需要觀察的 jitter accumulation、ISI、crosstalk、eye closure 或 channel-induced error 一併修復或遮蔽掉。 協定分析工程中,工程師需要看到的是 Host 與 Device 在實際通道條件下如何完成,或為何無法完成鏈路訓練(Link Training),而不是看到一段被 Re-timer 分段、重建後的通道行為。



為什麼 Protocol Analyzer Interposer 更適合採用 Re-driver?


在除錯情境中,分析工具不是為了讓 DUT 正常運作,而是協助工程師找出失效原因。因此,Re-driver 架構通常具備以下優勢:


一、保留真實 Jitter 與錯誤行為


Re-driver 不進行 Re-timing,因此能完整保留:

  • jitter accumulation

  • inter-symbol interference (ISI)

  • crosstalk

  • insertion loss 造成的 eye closure

  • 邊際誤碼率(marginal BER)

  • transmitter quality issue

  • equalization 不足造成的 link instability


這些問題如果經過 Re-timer 重整,在 analyzer 端變乾淨,可能讓工程師誤以為系統本身沒有問題。Re-driver 則不同。由於它不執行 CDR,也不對 bitstream 進行 re-timing,因此能保留上游訊號原本的 jitter、loss 與 error behavior。這讓工程師能在 full-speed operation 條件下,觀察真實通道所誘發的失效模式




二、呈現真實 BER、Eye Closure 與 Link Margin


在高速介面分析中,工程師真正關心的往往不是 link 在理想條件下能不能跑,而是在實際系統邊界條件下,margin 還剩多少


如果使用 Re-timer,訊號被重新定時與再生後,BER 與 eye condition 可能已經不是原始 Host-to-Device 通道的真實表現,Analyzer 會看到的是「經過修復後的 link」,而不是「DUT 原始狀態下的 link」。


Re-driver 則能忠實反映以下表現:

  • BER

  • Eye Closure

  • Jitter Margin

  • Link Margin

對於 margin testing、speed-dependent failure 或分析間歇性傳輸的異常活動,這一點特別重要。



三、保留真實 Link Training 與 Equalization 行為


Link Training 能反映出系統的通道品質;由於 Re-driver 不參與協議層運作、不改變 LTSSM、不介入 Equalization Negotiation,單純放大訊號而已。因此工程師看到的:

  • Preset Negotiation

  • Equalization Phase

  • Speed Change

  • Recovery Process

都更接近真實系統行為。



四、降低 Interposer 對系統的干擾


任何 Interposer 都會對系統產生影響,但差別在於:Re-driver 主要進行類比補償、Re-timer 則直接介入資料流與協議互動。Re-driver 不重新定義 link partner,不分割協議路徑,也不改變協議狀態機;對整體傳輸通道影響較小,可避免讓 Interposer 成為新的傳輸變因。



五、更低延遲與更好的時序保真度


從前段文章,Re-driver 的訊號傳輸路徑途中,可以看出 Re-driver 不需進行:

  • 時脈恢復 Clock Recovery

  • 資料判定 Data Decision

  • 重定時 Re-timing

  • 資料重傳 Data Regeneration

整體工作量比 Re-timer 少,延遲也能壓得極低,更能保留原始時序資訊。



Re-driver 與 Re-timer 該如何選擇?


Re-driver 與 Re-timer 無法互相取代、也沒有優劣之分;而是不同使用情境、目標,須適配的不同架構。



Re-driver 是 Diagnostic Tool,幫助工程師看見真正問題。適合情境例如:

  • Root Cause Debug

  • Intermittent Failure 分析

  • Marginal Link Behavior

  • BER Analysis

  • Jitter Tolerance Analysis

  • Eye Margin Analysis

  • PHY Debug

  • Link Training 問題分析

  • Equalization Failure 分析



Re-timer 是 Enablement Tool,幫助系統穩定運作。適合情境例如:

  • 長距離傳輸通道

  • 高損耗環境

  • 長 Backplane

  • 長 Cable 測試

  • Compliance Verification

  • Interoperability Validation

  • Functional Protocol Decode

  • 需要穩定 Capture 的應用



在高速除錯應用中,如果工程師真正想知道的是:

  • 為什麼 Link Training Fail?

  • 為什麼升速後失敗?

  • 為什麼進入 Recovery?

  • 為什麼 BER 突然惡化?

  • 為什麼 Equalization 無法收斂?


以上都是適合用「Re-driver-based Interposer」分析的問題,雖然在極端惡劣條件下的 decode reliability 可能不如 Re-timer,但 Protocol Analyzer Interposer 的核心任務並不是修復 DUT。Re-driver-based Interposer 保留了更高的 debug fidelity。也就是說,它讓 analyzer 看到的東西比較接近 DUT 原本的真實狀態。


在文章前段的情境示意圖,就是以 VIAVI 的 Xgig MCIO 16-lane Interposer 為例,其資料路徑即採用高速 Linear Re-driver 架構,可在支援 PCIe 6.0 64 GT/s 傳輸速率的同時,維持 Host 與 Device 之間原始的 Link Training 與協議互動行為。透過對 MCIO/CopprLink PCIe 6.0 連線的即時擷取與分析,工程師能更準確地觀察 Link 建立過程、Equalization 協商結果以及實際通道中的訊號完整性問題,進而提升 Root Cause Analysis 的效率。



對於 PCIe 6.0、CXL、NVMe、AI Server、Storage Server 與新世代 MCIO 架構平台的開發與驗證工作而言,採用具備 Linear Re-driver 設計的 Protocol Analyzer Interposer,不僅能兼顧高速訊號擷取可靠度,更能最大程度保留真實電氣特性,是進行高速介面除錯與驗證的重要工具。VIAVI Xgig MCIO 16-lane Interposer 正是針對這類高階除錯需求所設計,可搭配 Xgig 6P16 Analyzer/Exerciser 平台,提供完整的 PCIe 6.0、CXL 與 NVMe 協議分析能力。




延伸閱讀




歡迎 訂閱翔宇科技主題式電子報 >,您將可同步掌握最新的產業新訊以及技術文章。
bottom of page