產業新訊

VIAVI PCIe7.0 測試平台：打造完整協議分析與驗證能力。針對 PCIe 7.0 所帶來的測試挑戰，《VIAVI Solutions》宣布投資開發新一代 Xgig 系列 —〈Xgig 7P16 PCIe 7.0 協議分析測試平台〉，該平台承襲過去經驗將，包含 VIAVI Xgig® 系列協定分析儀、協定驗證（Exerciser/Compliance）和各類型 interposer，提供完整協議層的解析協助除錯。其最新設計將於 2026 年 5 月 6~7日，在美國加州舉行的《PCI-SIG 開發者大會》上首次亮相。

在實務上，VCO 的測試不僅是量測輸出頻率，更重要的是分析其「頻譜純度」與「相位穩定性」。基本測試會從頻譜分析開始，觀察輸出頻率、諧波與雜訊底噪（Noise Floor）。然而，若要精準評估 VCO 性能，則必須進一步進行「相位雜訊量測」。相位雜訊測試通常會關注不同頻率偏移（如 1 kHz、10 kHz、1 MHz）下的雜訊表現，並繪製相位雜訊曲線802.3bj、by（25G / 100G NRZ） 802.3cd（50G / 100G PAM4） 802.3ck（100G / 200G Electrical Interface） 802.3df（800G / 1.6T Ethernet） 802.3dj（200G PAM4 per lane）

目前矽光子與 CPO 仍缺乏統一的國際量測標準。在標準尚未統一的過渡期，客製化量測架構成為產業主流。Hans 在節目中詳細說明了一個完整的矽光子 / CPO 測試平台，必須具備的三大核心能力：

CPO 核心概念在於，將光學引擎（Optical Engine）直接整合至 XPU 或交換器晶片封裝內部，使電訊號在最短距離內完成轉換並進入光傳輸路徑。這種設計大幅縮短 SerDes 與光模組之間的距離，從原本主機板等級的傳輸，轉變為封裝內甚至晶片鄰近的連接形式，從根本上降低訊號衰減與能量損耗。相較傳統 SI 測試（Eye diagram / BER / jitter），「光學量測」更複雜且多維度。

VIAVI 指出，AI 工作負載正加速推動高速 I/O 技術演進，包括：1.6T 光模組與高速 SerDes 驗證、矽光子 PIC（Photonic Integrated Circuit）測試、CPO 系統級熱管理與訊號完整性驗證、矽光子與CPO所使用到的光纖的端面監視與清潔，包含光纖陣列單元（Fiber Array Unit, FAU）、PCIe 與 CXL 在 AI 伺服器中的互連效能測試

〈IEEE 802.3dj〉現已更新至 D2.4 版本，VIAVI Solutions 指出，1.6T 的成功關鍵在於對 IEEE 802.3dj 標準的深度兼容與矽光子（SiPh）技術的穩定性。

翔宇科技 於 PCI-SIG DevCon 展示 VIAVI 的 〈Xgig 6P16 PCI Express 6.0/CXL/ NVMe 協定分析/驗證平台〉、〈Xgig 6P4 PCI Express 6.0/CXL/ NVMe 訊號發送驗證卡〉 與 〈NVIDIA - ConnectX-8 SuperNIC〉、〈Synopsys - Gen6x4 PHY〉對打互通性測試（Interoperability）。

在 OFC 2026 展會中，VIAVI Solutions 主攻高速乙太網、光通訊及 AI 基礎設施；將展示橫跨「設計驗證」、「量產測試」到「產線監控」的完整測試工具，協助設備商、系統整合商與資料中心營運商因應高速乙太網與光通訊的技術演進。

224G 訊號處理有多困難：為何我們「賠不起」增加額外損耗？1.6T (224G/lane) 的電氣挑戰已非昔比。根據實測數據，通道損耗從前代的 15 dB 飆升至 30~32 dB，訊號到達接收端時能量已微乎其微。