搜尋結果

原文出處：How Do I Gather and Interpret Data from Adapters and Analyzers to Debug and Analyze SPI Devices? - Total Phase 背景 〈SPI 通訊協定〉是一種4線同步序列資料協定，為主從式同步串列通訊,可分為單工、半雙工、全雙工。通常用在資料傳輸量相對較低的電路板、或小型電子裝置上進行的短距離通訊使用。例如：感測器、記憶體裝置、時鐘、和液晶顯示器、車輪胎壓感測器、和影音遊戲控制器等。 SPI 若使用全雙工通訊，可以同時支援多個從機，快速發出多種不同回應來配合不同裝置。SPI 的缺點在於，由於匯流排上有多條線路，線路之間存在干擾（例如串音 cross talk 或雜訊 noise）的可能性很高。不過，這個問題可以透過電路板設計來解決。 深入了解：什麼是「SPI 協定」？如何運作？ Total Phase 提供的〈SPI 系列工具〉是真正的跨平台解決方案，包括：Aardvark 和 Cheetah 封包產生器、Beagle 分析儀和 Promira 協定分析平台等等，可在 Windows、Linux 和 Mac OS 等主要作業系統上運行。 技術除錯情境示範： 本次來自《Total Phase》的 技術QA 中，使用 Cheetah SPI 封包產生器 和 Beagle I2C/SPI 協定分析儀 ，來分析 SPI 設備之間的通訊；透過使用者連接通訊中，可能出現的潛在錯誤情形，示範： 如何連接 Beagle I2C/SPI 協定分析儀和 Cheetah SPI 封包產生器來監控 SPI 資料。 如何批次讓 Cheetah 封包產生器執行 XML 命令。 SPI 通訊設定模式 主機 Master：Microcontroller 從機 Slave：ASIC 主機連接 Beagle I2C/SPI 協定分析儀 時，Beagle I2C/SPI 上會顯示 SPI 通訊情形。 連接 Cheetah SPI 封包產生器 和 ASIC 時，會看到 Cheetah 上的通訊。 分別將 Cheetah 的 MOSI、MSIO 訊號連接到 Beagle I2C/SPI 的 MOSI 和 MISO 訊號。 SPI 通訊除錯情境 在使用者介面上，無法檢顯示波器上的訊號，如下圖1、圖2 中的畫面： Cheetah 和 Microcontroller 的通訊正常，並在 資料中心軟體 中正確顯示：（圖1） 然而，當連接 Microcontroller、ASIC 和 Beagle I2C/SPI 時，Beagle I2C/SPI 在 Data Center 中會顯示不正確、不完整的資料，如以下：（圖2） SPI 通訊中的錯誤代碼對照 上（圖2）中，「Err」欄位中顯示的錯誤診斷資訊有： T：表示逾時錯誤。在等待其他資料時，任務擷取逾時。（超過 250ms）。 M：表示封包中間錯誤。（TM）表示錯誤是在資料收集封包時開始發生的。 P：（P1, P2, P3 .... P7）表示部分最後位元組（P）錯誤。由於分析儀在位元組層級運行，P 錯誤意味著分析儀無法捕獲整個位元組。 P 後面的數字表示捕獲到的最後一個位元組的位數。 Beagle I2C/SPI 使用 SPI 從機的傳輸線路來建構每個任務。例如，如果分析儀顯示 1，然後看到傳輸變為非活躍狀態，則它會以 0 填入該位元組的其餘部分。當緩衝區中的最後一個位元組不完整時，就會出現部分最後一個位元組，而捕獲的資料位數會與預期資料大小不符。 錯誤代碼對照，請參閱：《Data Center Software User Manual》6.1 Transaction Window 。 Total Phase 除錯方式建議 我們建議：重新分析系統和設計，以找出顯示錯誤的根本原因。 一、先提高取樣率 首先為找出是哪個環節出錯，我們可以增加相似但不完全相同的情形做取樣。 Total Phase 共有三種不同的取樣頻率可用於監控 SPI 匯流排。根據經驗，建議採取樣頻率比出錯的匯流排的資料速率快 4 倍的頻率做樣本。 二、使用批次代碼進行通訊分析 Total Phase 《Data Center Software User Manual》提供有關 XML 命令的資訊，可透過按下「Help →Batch Commands Help System」使用，如以下： XML 命令，請參閱：《Data Center Software User Manual》4.5 Batch Mode 。 三、批次程式碼範例 控制中心串行軟體提供了批次程式碼的功能範例，可以按原樣使用，或根據需求進行修改。 以下是 SPI 腳本清單（I2C 腳本也可用）： spi-eeprom-read spi-eeprom-write spi-flash-25P32-read spi-flash-25P342-sector()-erase spi-flash-25P32-write 示範程式碼如何應用 以下影片使用 Promira I2C/SPI/eSPI 多用協定分析平台 監測 SPI 通訊過程。（連接過程與 Cheetah 封包產生器 類似。） 如何連接封包產生器和協定分析儀 以下影片示範使用 Aardvark I2C&SPI 封包產生器 與 Beagle I2C/SPI 協定分析儀 來評測 I2C 裝置。（製 Cheetah 分析 SPI 設備時類似。） 其他參考資源： 〈Cheetah SPI Host Adapter User Manual〉 〈Beagle Protocol Analyzer User Manual〉 Total Phase 是全球領先的嵌入式系統解決方案供應商，提供簡單、易用、易於整合的高品質產品，夠提供深入洞察和掌握嵌入式系統的運行狀態和行為。 《翔宇科技》代理 Total Phase 全產品線，包含I2C / SPI / CAN、USB Protocol Analyzer 等模擬和除錯工具，如果您對Total Phase的產品有更多問題，請隨時與我們聯繫。 延伸閱讀 【技術文章】深入了解 SPI 協定與 SPI 通訊除錯 Total Phase I2C/SPI 產品選購指南 【How to】Promira I2C/SPI/eSPI 多協定分析 Saleae | Logic / Logic Pro 系列邏輯分析儀

原文出處：Using a Beagle Protocol Analyzer, How Can I Convert and Export Single Files or Automatically Export Multiple Files of Captured Data? - Total Phase 背景 本次來自〈Total Phase〉的 技術 QA 中，翔宇科技將其內容擴張，針對Total Phase各類型的協定分析儀(包含〈Beagle I2C/SPI 協定分析儀〉、〈Beagle USB v2 5000 協定分析儀〉、〈Promira I2C/SPI/eSPI 多用協定分析平台〉和〈Komodo CAN Duo 封包產生器/協定分析儀〉與電腦連接，如何透過 Total Phase開發的 Data Center Software 軟體，匯出「.tdc 檔案格式」的資料文件，進行分析，以及與客戶或供應商討論問題。 內容包含： 如何匯出 Beagle I2C/SPI 的 TDC 文件 如何自動匯出多個 TDC 報告 TDC 文件（Totalphase Data Center）匯出情境示範： 透過 Data Center Software，可以一次匯出一個文件或自動匯出多個Total Phase的專用檔案格式 TDC(Totalphase Data Center) 文件。使用者可以將整個擷取的子集匯出為二進位、.csv、.bin、.xml 或 .kba 等不同檔案格式。 如何匯出 Beagle I2C/SPI 的 TDC 文件 使用者可以用 Data Center Software 的 Komodo GUI Software 或命令列（Command-Line）匯出功能匯出檔案。 利用 GUI 匯出 TDC 文件 匯出方式 1： 前往「文件→匯出」，或使用鍵盤快速鍵「Ctrl+E」開啟助手對話框，設定匯出檔案的名稱、位置。 以下為建議的 TDC 匯出步驟： 打開「檔案」，然後按一下「匯出」 在「檔案名稱」方塊中輸入要建立的檔案名稱 點選「儲存」 ※若要儲存所有數據，請停用「僅匯出可見記錄 Export Only Visible Records」和「鏡像列佈局 Mirror Column Layout」。 （有關保存所有數據的更多信息，請參考 這篇文章） 按下「確定」 使用命令列匯出匯出 TDC 文件 如果要執行較少量的文件匯出時，可以用命令列快速匯出文件。 導出命令的方式 在 Data Center Software 中的命令列介面中，手動輸入指令：export [FILE] [SETTINGS] [OVERWRITE] 手動打開「文件」→「匯出」功能，為您的文件設定。 執行的命令會顯示在「命令執行視窗」中，您可以根據自身需求修改，以便匯出後續檔案。 自動匯出多個 TDC 報告 同時架設兩台電腦，加上前段的「命令列匯出方法」可支援自動化任務，一次匯出多個檔案。 如何自動匯出 兩台電腦中；一台連接到 Beagle I2C/SPI 協定分析儀，另一台當做「遠端終端」，遠端終端執行與「內部命令列介面」的命令相同。 架設相關資訊，請參閱： 《Data Center Software User Manual》 5.1.5 Command Line Options 範例：自動化匯出任務 Python 腳本與 Telnet 模組一起使用，用於與資料中心軟體連接。 發送命令擷取開始，等待 3 秒，然後發送停止、儲存和清除命令。相同的流程可用於匯出擷取的資料。 範例 Python 腳本： 該腳本是依照 Beagle I2C/SPI 協定分析儀 的需求編寫，示範如何透過 Telnet 發送資料中心軟體命令來控制、保存、擷取資料；可以針對 Beagle I2C/SPI 協定分析儀規格，修改、並匯出 TDC 檔案： ※如果您需要連續抓取資料，我們建議使用以下腳本 Start Capture. 開始捕捉 Run Capture for a certain amount of time (A). 執行 Capture 一定時間 (A) Stop capture. 停止捕捉 Save capture to a file. 將捕獲保存到文件 Loop back to Step 1. 循環回到步驟 1 從遠端電腦連接資料中心軟體 在以下例子中： PC-1 是連接 Beagle分析儀的電腦 PC-2 是遠端電腦 修改 Python 腳本如下： Replace localhost with PC-1's IP address in line no.64 (tn = telnetlib.Telnet('localhost', 6000)) 將第 64 行中的 localhost 替換為 PC-1 的 IP 位址 (tn = telnetlib.Telnet('localhost', 6000)) Replace save path to a desired path in PC-1 in line no.73 (SAVE = "save(u'/tmp/foo_%s.tdc', {'no_timing': False, 'filtered_only': False}, True)") 將第 73 行 PC-1 中的儲存路徑替換為所需路徑 (SAVE = "save(u'/tmp/foo_%s.tdc', {'no_timing': False, 'filtered_only': False}, True) ”） 設定遠端終端，並執行腳本 Connect PC-1 to the Beagle analyzer and configure PC-1 with Telnet. 將 PC-1 連接到 Beagle 分析儀，並使用 Telnet 設定 PC-1 Configure a remote PC-2 with Telnet, and open Telnet terminal to access PC-1. 在遠端 PC-2 上設定 Telnet，並開啟 Telnet 終端存取 PC-1。 （這允許使用者從不同的電腦遠端控制資料中心軟體。） In PC-1, in the directory ..\data-center-windows-x86_64-v6.73\bin, run the datacenter.cmd in the command line：datacenter.cmd -r 6000 在 PC-1 的 ..\data-center-windows-x86_64-v6.73\bin 目錄中，在命令列中執行datacenter.cmd ：資料中心.cmd -r 6000 In PC-2, run the python script. 在 PC-2 中，執行 python 腳本。 詳細說明，請參考這篇文章。 其他參考資源： 〈Beagle Protocol Analyzer User Manual〉 資料中心軟體使用手冊 Total Phase 是全球領先的嵌入式系統解決方案供應商，提供簡單、易用、易於整合的高品質產品，夠提供深入洞察和掌握嵌入式系統的運行狀態和行為。 《翔宇科技》代理 Total Phase 全產品線，包含I2C / SPI / CAN、USB Protocol Analyzer 等模擬和除錯工具，如果您對Total Phase的產品有更多問題，請隨時與我們聯繫。 延伸閱讀 【How to】使用 Beagle USB 5000 v2 分析儀進行 USB 3.0 分析與除錯 【Tech Tip】了解I2C通訊協定及其測試與除錯 【技術文章】深入了解 SPI 協定與 SPI 通訊除錯 Total Phase I2C/SPI 產品選購指南 【How to】Promira I2C/SPI/eSPI 多協定分析

AIPC 的優勢：電腦運算突破互聯網限制 AIPC 最直接可理解為「本身就具備生成式 AI 功能的電腦」，利用 AI 自我成長，不斷擴增、優化 PC 伺服器的運算工作。 現在市面上盛行的生成式 AI，例如 Chat GPT 等，需要將人類輸入的指令回傳至 Chat GPT 的巨型伺服器進行運算，在將生成的回答傳到人正在使用的這台電腦，顯示出 Chat GPT 回答使用者的問題。對終端產品（例如一台筆電或手機）使用者來說，AIPC 可以在「不上雲端網路、不連 WiFi」的狀態下，就利用電腦設備本身，做查詢整合資料、自動生成文字影像、音樂編程……等等常見的生成式 AI 功能。 而且，AIPC 是透過使用者持續互動養成，而不斷自我優化的個人化 AI，不論回答問題的精準度、速度、自主延伸工作的人性化程度，預期都會更高於現在的 Siri、Ok Google 等連結互聯網、巨型終端伺服器的 AI 助理。 目前，雖然 AIPC 還處於 Copilot 階段，無法做到一台終端產品全靠 AI 完成各種使用功能；但全球大廠都已進攻 AIPC 領域，投資相關產品研發；包括 Intel、Microsoft、Nvidia、Qualcomm、AMD 等。眾廠家於今年度台灣舉辦的《Computex 台北國際電腦展》也將以 AIPC 作為此次展會的重點。估計到 2025 年後，完整的 AIPC 將會大量落地至商用，未來成長大有可期。 AIPC 熱潮 圖片來源：經濟日報 AIPC 落地市場的好處？ 對一般使用者的吸引力 若企業或個人使用者想用 AI 應用程式處理工作（例如設計一個網站），不必將資料上傳或上網找格式，直接在與 AI 的對話中就能處理規格、結構、畫出 Sitpmap 等等。一台電腦就像一個真人助手，可以大量簡化使用者的工作，換成給予指令讓電腦自己去執行就好了。 AIPC 還能通過語音、眨眼等方式，讓人機交流的方式更多元，服務例如行動不便的使用者，降低使用門檻、也更加個人化。 對 B2B 市場的商機 雖然現今 AIPC 尚未落地，但全世界軟硬體相關廠商都表示樂觀。首先，帶動終端產品消費者的銷售熱潮是肯定的，手機電腦、穿戴裝置、實境體驗服務等，消費者能獲得不受環境限制、更大量且穩定的運算服務。刺激娛樂業、民生用品製造、教育、旅遊、醫療服務照護........等各種產業進一步優化。 B2B 領域中，AIPC 落地可以帶動更巨大的商機。例如生技產業，有 AI 病理學影像平台《Paige.ai》與微軟合作，利用 AI 自主學習優化的特性，聯合開發癌症與病理學大型機器學習模型。還有例如軍事產業這類比較資訊封閉、資安掛帥的領域，AIPC 能在與使用者協作過程中，降低對互聯網的依賴，規避資安外洩風險；而且使用上，比互聯網更超越物理環境限制，能潛入更深的海床、無訊號的山壁或太空之中等等。 AIPC 的 B2B 市場商機 圖片來源：華視新聞 製造 AIPC，可以拆解出一整條 MIT 供應鏈： 全球延燒的 AIPC 研發熱潮，台灣可說是一大贏家。眾所皆知，台灣在晶片設計、製造、包裝，整個全球 IC 生態系統中，扮演著關鍵角色。此外，台灣在 AIPC 研發競賽中，也取得重要的成績，例如晶片封裝製程技術革新，使晶片能夠更小型化、更高效率；還有其他各種與 AIPC 相關的台灣半導體產業，涵蓋了一整條產業鏈，為台灣帶動巨大的產值。 以下，是《天下雜誌》整理眾多在 AIPC 供應鏈上發揮的國際大廠，不乏 MIT 企業、和台灣 OEM／OEM 品牌參與其中： AIPC 供應鏈大廠一次看 來源：天下雜誌 而且，光是「AI 晶片」這一塊，就能區分出多種分工，包含的廠商有這些： 來源：天下雜誌 AIPC 運算技術革新，與 PCIe 6.0 協定相輔相成 AIPC 需要處理的數據運算、傳輸量都比一般的 CPU—Device 之間更巨大；AI 晶片要將最多運算元件和記憶體壓縮到單一晶片的架構中，為了突破這點，其核心技術在於 AI 晶片的算法與過往的晶片不同。 根據〈Synopsys：為什麼 AI 需要新的晶片架構〉一文見解：目前 AI 晶片的設計技術，可以降低 15~20% 的時脈速度、將密度提高 15~30%；並透過即時介面，提供高速、低延遲的資料連接，讓 AI 能夠在幾分鐘之內完成訓練（也就是指與使用者的人機互動）。在記憶體方面，AI 晶片也需要自有的記憶體元件以快速存取，開發商開始將記憶體放置在硬體的實際計算元件內部，以加快處理時間、並同時保護資料穩定性及安全性。 AIPC 對資訊吞吐量的要求，促使供應鏈廠商們，紛紛積極擁抱目前最高頻寬的 PCIe 6.0 協定技術；當 AIPC 增強 CPU 的運算能力時，就需要 PCIe 協定，則充當 CPU 之間的橋樑。對於 AIPC 來說，PCIe 6.0 提供以下這些優勢： 64 GT/s 原始資料速率 前向糾錯（FEC）技術，排除誤碼率 新的低功耗模式 L0p，提高電源效率 高效能完整性和資料加密（IDE, Integrity and Data Encryption） PICe 6.0 通訊方式 來源：Synopsys PCIe 6.0 能滿足 AIPC 研發對於高效能、高頻寬的需求；相對地，整體產業鏈的積極投入，大幅提升了 PCIe 6.0 近兩年的全球普及率，截至 2024 四月， PCIe 7.0 的規範也已經來到 0.5 版本，未來各界仍十分看好PCIe技術發展。 >>完整了解 PCIe 6.0，請見《翔宇科技》：PCIe 6.0 技術與特性以及關鍵技術問答 PCIe 6.0 將成為主流，來回應 AIPC 成長 資策會產業情報研究所（MIC）預估指出， 2024 年全球 AIPC 滲透率約 15.7%，未來幾年滲透率將一路攀升，預測在 2027 年達到 65.9%，屆時新售出的電腦將有 2/3 會是 AIPC；同時相關傳輸設備、處理器和軟體上的迭代優化，也將迅速席捲市場。除了市售終端產品以外，AIPC 應用的範圍也會不斷被新開發，如同前段所述的 B2B 商機，AI 在各個領域的性能要求、技術價值都將提升。 PCIe 6.0 協定兼具速度、傳輸量、高效的功耗管理能力；同時能連結不同類型的處理器或運算資源，例如結合 CPU 和 GPU、FPGA、AI 加速器等，以共同完成運算任務。這正好回應了 AIPC 的研發需求也促使 PCIe 6.0 將成為 IC 設計生態的下一個主流界面，包含用於 CPU 處理器、AI 加速卡、新的 CXL 記憶體擴展器（CXL Memory Expander）、固態硬碟（SSD）儲存系統、周邊晶片組、主機板傳輸接口......等等；而在 AI 發展的機器學習等歷程中，PCIe 6.0 將成為數據傳輸標準的基本指標，進一步推動 AI 在 IC 方面的發展；AIPC 和 PCIe 協定成為彼此相輔相成的循環。 PICe 6.0 來源：PCI-SIG >>更多關於 AI、IC產業、PCIe 6.0 相關知識，歡迎關注《翔宇科技》產業新知 〈PCIe 6.0 協定測試〉會是開發人員的重點 PCIe 6.0 之所以更方便，是因為採用 4 級脈衝振幅調變（PAM4）訊號傳輸，在高速乙太網界面 Gigabit Ethernet 的開發使用上，這已經行之有年。然而，對於PCIe 的開發者來說，仍是一個十分陌生的新領域；其牽涉到的前向糾錯（FEC）、新的 Flit（流量控制單元）編碼模式，對於研發人員設計以及驗證都是十分具挑戰性。 匯流排測試研發專家《VIAVI Solutions》所設計的〈Xgig® 6P16/6P4〉為 16 /4 通道的 PCIe 6.0 協定分析/驗證平台。為 Xgig PCIe 系列引入 64 GT/s 高速測試能力，提供精確可重複控制，適用於深入的協定通訊問題分析和故障排除。 其支援 PCIe 6.0 FLIT 模式、非 FLIT 模式、CXL 3.0 和 NVMe，協定訓練器可模擬來源端（RC 或 Host）或目的端（EP 或 Device）設備操作，允許即時定義、傳輸和錯誤注入；讓使用者更精密地在研發產品過程中，確保穩定高速的傳輸效能。 >> VIAVI PCIe 6.0 協定測試解決方案搶先亮相，引領下一代高速資料通訊測試技術 延伸閱讀： 【產業動態】PCIe 6.0 技術與特性以及關鍵技術問答 【產業動態】PCI Express潛在市場規模， 預計 2027 達 100 億美元 參考資料： 工研院產業學習網：AI 晶片與一般晶片有什麼差別？ MIC《智賦》研討會：AIPC 臺廠三大商機 數位時代：【圖解】拆解AI伺服器供應鏈，受惠台廠一次看 天下雜誌：台灣AI供應鏈包括哪些公司？3張表看懂 Deloitte Insights：了解 AI 晶片需求 Synopsys：為什麼 AI 需要新的晶片架構 Synopsys：何謂 AI 晶片？AI 晶片設計全方位指南

翔宇科技與《姚姚 Tech666》Podcast 節目合作，探討 CXL 技術革新，對台灣 IC 產業的發展助益 節目簡介 眾所周知，全球手機、平板、個人電腦伺服器都離不開台灣的 IC 製造；而近年CXL（伺服器記憶體互連共享技術）技術革新，對於晶片、伺服器的產業鏈、甚至 AIGC 等軟體、演算法開發，都具有重要意義。 CXL 的應用，以伺服器相關產業為主，現在 CXL 技術躍升，提供高頻寬、低延遲的數據傳輸能力，加速伺服器的記憶體之間、或對接其他 IC 設備時的通信速率，這大大提升伺服器的整體效能，使伺服器更適用於處理大規模數據、人工智慧等複雜計算任務；同時，CXL 進步亦推動了 IC 產業的創新和技術升級，不管是外商晶片公司在台灣的據點，或是台灣伺服器品牌廠、代工廠等，都有望利用更新的 CXL 技術，提升研發產品的性能和效率、推動技術升級。 上一期的《姚姚 Tech666》節目中，曾透過翔宇科技安排邀請 VIAVI Solutions 台灣暨香港區銷售經理 張宗博，與聽眾探討「CXL 成為 AI 數據革新關鍵」這個議題。這次翔宇科技很榮幸再次與節目合作，由業務發展經理 Hans 以直白易懂的方式，為聽眾再進一步講解： CXL 技術是什麼？ 為什麼 CXL 的進步值得關注？ CXL 未來對於台灣半導體產業的發展助力為何？ 希望透過節目，讓更多人了解和關注 IC 產業議題；若想了解更多有關 IC 產業和其他半導體技術相關新知，歡迎關注《翔宇科技》官網，或訂閱電子報，讓我們提供您最專業的服務。 節目要點 CXL 技術是什麼？ 為什麼 CXL 的進步值得關注？ CXL 未來對於台灣半導體產業的發展助力為何？ 節目連結 Apple Podcasts Google Podcasts Spotify Podcasts KKBOX Podcasts IC知音AOD 上期節目回顧 姚姚Tech666 X 翔宇科技：《AI發展的關鍵角色: CXL技術與產業資訊》 主持人簡介：《姚姚 Tech666》姚嘉洋 曾先後任職科技產業記者與產業分析師等工作，合計超過十五年以上。過去也曾到美國與中國等地出差訪談，針對全球半導體產業的洞察累積了相當厚實的能量與基礎。後期擔任產業分析師期間，多次接受國內天下、遠見與中國等多家財經媒體專訪，就半導體領域的發展動態提出觀察，受訪次數多達百餘次。 目前主要工作聚焦公司內部演講分享與教育訓練，以及與財經媒體合作針對重要半導體產業事件撰寫新聞分析，每年亦固定受邀至政大傳院企業公關選修課程，擔任業界講師。 來賓簡介：Hans Wu 吳瑀涵 現任翔宇科技業務發展經理；在量測儀器領域超過七年，精通高速訊號與協定分析、電子量測及光學測試解決方案；透過不斷的技術創新與專業成長，致力於在高速通訊領域內促進技術進步。 精通 PCIe、UFS、Ethernet、CXL等協定和矽光子、光通訊等測試與分析，服務範圍涵蓋 IC設計、ODM/OEM、CSP/ 品牌廠、台灣各大學術單位等。 關於《姚姚Tech666》 本節目旨在傳遞科技、企業、人才永續的精神，透過邀請各領域企業分享最新科技資訊、產業趨勢、技術發展，以及企業治理經驗，強化聽眾對科技產業競爭力的理解。  關於IC之音 自2002年成立，致力於提升社會正面力量，透過「I Care. I Can. I Change！」的理念，傳遞公益與商業的結合，由新竹科學園區的科技菁英創立。 資料來源： 姚姚Tech666 | IC之音竹科廣播 FM97.5 (ic975.com) 新聞稿整理：翔宇科技 業務開發經理 吳瑀涵 Hans Wu 延伸閱讀： 【產業新聞】IT 領導者應該了解 CXL 的三個理由 【產業動態】CXL 記憶體外型規格：發展與形成因素比較 XGIG 6P16 PCI Express 6.0/CXL/ NVMe 協定分析/驗證平台 #ViaviSolutions #CXL #翔宇科技Eagletek #PCIe6 #CXLConsortium #竹科Podcast

翔宇科技與《姚姚 Tech666》Podcast 節目合作，介紹 CXL 技術與 IC 產業最新資訊 節目簡介 在AI與數據中心的技術革新中，CXL（Compute Express Link）技術成為突破瓶頸的關鍵。Eagletek翔宇科技與VIAVI Solutions的合作，旨在於《姚姚Tech666》節目中，共同探索CXL技術的創新應用與對數據中心效能的影響。 VIAVI Solutions台灣暨香港區銷售經理張宗博（Jason Chang）在節目中指出，隨著AI、IoT及車載技術對數據傳輸需求的持續增加，相關產業正在快速發展矽光子、乙太網以及PCIe Gen5和Gen6技術。CXL技術在伺服器儲存領域的應用，尤其是預期於2025年推出的PCIe Gen6和CXL 3.0，將使技術應用成熟。 透過這次的節目參與，Eagletek翔宇科技展現了對於推動技術創新與應用實踐的承諾，並期待與行業合作夥伴一同開發符合最新國際標準的解決方案，提升產品與服務在全球市場的競爭力。 節目要點 Type1到Type3，功能大不同。 CXL要發展成熟，仍需仰賴眾多晶片業者協助，Retimer、Switch晶片也扮重要角色。 CXL訊號量測不只要看實體層訊號品質，訊號愈高速，量測愈要細心。 節目連結 Apple Podcasts Google Podcasts Spotify Podcasts KKBOX Podcasts IC知音AOD 下期節目連結 翔宇科技與《姚姚 Tech666》Podcast 節目合作，探討 CXL 技術革新，對台灣 IC 產業的發展助益 主持人簡介：《姚姚 Tech666》姚嘉洋 曾先後任職科技產業記者與產業分析師等工作，合計超過十五年以上。過去也曾到美國與中國等地出差訪談，針對全球半導體產業的洞察累積了相當厚實的能量與基礎。後期擔任產業分析師期間，多次接受國內天下、遠見與中國等多家財經媒體專訪，就半導體領域的發展動態提出觀察，受訪次數多達百餘次。 目前主要工作聚焦公司內部演講分享與教育訓練，以及與財經媒體合作針對重要半導體產業事件撰寫新聞分析，每年亦固定受邀至政大傳院企業公關選修課程，擔任業界講師。 來賓簡介：張宗博 於加利福尼亞大學洛杉磯分校(UCLA)取得電機碩士，在美期間於群聯電子(Phison)關係企業任職應用工程師，回台後加入Eagletek翔宇科技擔任資深應用工程師，負責SAS, SATA, PCIe以及NVMe相關高速匯流排協定分析儀器技術支援，協助拓展台灣區市場和第一線客戶服務。爾後加入VIAVI Solutions擔任銷售經理持續與Eagletek翔宇科技一同服務耕耘PCIe, CXL, 高速乙太網光通訊傳輸和矽光子領域並協助台灣產學界客戶取得第一手國外資源和舉辦各類型技術研討活動 關於《姚姚Tech666》 本節目旨在傳遞科技、企業、人才永續的精神，透過邀請各領域企業分享最新科技資訊、產業趨勢、技術發展，以及企業治理經驗，強化聽眾對科技產業競爭力的理解。  關於IC之音 自2002年成立，致力於提升社會正面力量，透過「I Care. I Can. I Change！」的理念，傳遞公益與商業的結合，由新竹科學園區的科技菁英創立。 資料來源： 姚姚Tech666 | IC之音竹科廣播 FM97.5 (ic975.com) 新聞稿整理：翔宇科技 業務開發經理 吳瑀涵 Hans Wu 延伸閱讀： 【產業新聞】IT 領導者應該了解 CXL 的三個理由 【產業動態】CXL 記憶體外型規格：發展與形成因素比較 XGIG 6P16 PCI Express 6.0/CXL/ NVMe 協定分析/驗證平台 #ViaviSolutions #CXL #翔宇科技Eagletek #PCIe6 #CXLConsortium #竹科Podcast

FEC（Forward Error Correction）被廣泛運用，起因來自 400GbE／800GbE、及未來 1.6TbE 等更高速的乙太網路速率皆使用 PAM-4 訊號調變。這種調變格式讓 400GbE 及以上速度運行得以實現，但 PAM-4 調變因為是在每個符號（symbol）上編碼 2 個位元，讓時脈速率不變並把資料速率變成 2 倍，雖然快，卻更容易受到雜訊和訊號完整性的影響；然而，透過使用整合到乙太網路堆疊中的前向糾錯（FEC）編碼，可以緩解這一問題。 過往大家可能習慣使用誤碼率測試（BERT）；傳統的測試設備可以計算位元錯誤（BER），但無法深入了解錯誤的性質：BERT 能顯示一個時間間隔內有多少位元出錯，但無法幫助使用者了解「錯誤是如何分佈」、以及這些錯誤是否真的值得關注。這讓工程師只能盲目地排除故障，甚至可能完全錯過一個基本的設計缺陷。 《VIAVI Solutions》開發了全面的整合工具集，其中由 FEC 測試，可清楚顯示錯誤的嚴重程度並深入了解其性質，讓工程師更精準地了解問題。 FEC 能顯示多達 15 位階的錯誤分布資訊 下圖為實際案例中，使用 FEC 測試的兩種情況。這兩個待測物使用 BERT 進行測試時，兩者 BER 的數值幾乎相同；然而在使用〈VIAVI ONT-800 FEC 光通訊網路測試儀〉錯誤符號視圖（Symbol Errors per Codeword）進行檢查時，卻會出現截然不同的情況： 以下範例 1（左） : 良好的 FEC 尾端，每個 Codeword 的 Symbol Error 快速下降 以下範例 2（右） : 壞的 FEC 尾端，尾部較長，導致無法校正的 Codeword 和掉包 以上面兩張截圖的誤碼率來說，BERT 測試不會顯示這兩種情況之間的任何顯著差異，若只透過簡單的「通過 or 失敗閾值」區分，而不會顯示詳細情況，這會導致工程師使用到不良的產品零件。 但若使用 FEC 測試如上圖，可以看見由 VIAVI 的〈數值關鍵視圖〉清楚呈現每個 Codeword 的 Symbol Error。 視圖呈現的尾部長度和形狀可以迅速提供大量資訊。 Symbol Error 在 5 階以上（經過合理的運行時間後），如果尾部較短（接近 0 錯誤，遠離 15 階），且誤碼符號迅速遞減下降到零，則不需要太大地關注，但如果尾部較長（遠離 0 錯誤，接近甚至多於 15 階），且不是以快速遞減方式，就必須進一步調查 。 VIAVI ONT 解決方案：即時且完整的錯誤識別分析 承接前段，我們利用〈VIAVI ONT-800 FEC 光通訊網路測試儀〉進一步了解「範例 2」為什麼會出現如此多的錯誤符號。 VIAVI Optical Network Tester（VIAVI ONT）光網路測儀系列提供多種工具分析測試問題， ONT 可以追蹤錯誤輪廓，「偵測錯誤突發（Error Bursts）」和「位元滑移（Bit Slips）」，來了解前段範例 2 中，FEC 即使執行仍在尾端 15 階、16 階有大量 Symbol Error 發生的潛在原因。 其中，〈RX 位元滑移分析視圖（ RX slip analysis view ）〉可快速識別多個邏輯通道出現嚴重位元滑移的問題。 讓我們直接看到上圖範例 2中的不良 FEC 尾端。 這樣能更有效地幫助使用者做出適當的更改（包括更改 TX 均衡器設定、更新 DSP 韌體等）。為了進一步確保設計的穩健性，使用者可以使用 ONT 動態偏移（Dynamic Skew）功能對連結施加壓力。 這將最大限度地提高串擾（Crosstalk）發生的幾率，並對基於 DSP 的現代 CDR 和均衡器施加壓力，以確保它們有足夠的工作餘裕。 VIAVI ONT-800 FEC 光通訊網路測試儀：即時且完整的錯誤識別 如果沒有正確的洞察力，僅依靠簡單的誤碼率，就會忽略現代高速乙太網路積體電路、模組和系統的重大問題；只有能快速呈現錯誤輪廓、並深入了解〈錯誤指紋（error fingerprint）〉的視圖，才能對基於 PAM-4 的介面有所幫助，而這也是 Viavi 致力優化的技術價值。 〈VIAVI ONT 系列〉整合了所有這些功能，可協助驗證和偵錯 PAM-4，防止使用者被位元錯誤迷惑。 完整了解「PAM-4 和錯誤指紋識別」：Viavi：Making All The Right Mistakes: PAM-4 And Error Fingerprinting 〈VIAVI ONT-800 FEC 光通訊網路測試儀〉 翔宇科技是《VIAVI Solutions》台灣地區的白金級代理 《翔宇科技》代理了各種光通訊網路測試解決方案、匯流排協定測試解決方案，包括：PCIe、NVMe、CXL、Serial Attached SCSI、Serial ATA、Fibre Channel、Ethernet、MIPI M-PHY、 UniPro、UFS、A-PHY、I3C、USB、CAN、I2C、SPI、eSPI 等測試工具。 同時，翔宇身為《VIAVI Solutions》台灣地區的白金級代理商，擁有專業的技術團隊，為您提供原廠等級的全方位的技術支援服務，滿足您的網路測試和分析需求，輔以各種實際應用案例與情境分享；我們期待與您建立長期合作夥伴關係，共同實現成功和創造價值。 延伸閱讀 Bamboozled by Bit Errors? - VIAVI Perspectives 【White Paper】使用 VIAVI ONT-800 光通訊網路測試儀進行乙太網路壓力延遲量測 匯流排協定測試解決方案總覽 DisplayPort FEC（Forward Error Correction 前向糾錯）技術淺談

《Super Computing (SC)》 是全球最大高速運算的超電腦展會，對於全球的高速計算研發領域（High-speed computing R&D field）中，高速計算硬體、軟體的發展、大型數據庫數據處理以及大型記憶儲存和分析，皆具有指標性意義。 VIAVI 展示 Xgig 6P16 高速匯流排測試平台 去年 11 月，翔宇科技代理的美國匯流排測試研發商《VIAVI Solutions》，參加 2023 年 《Super Computing (SC)》（以下簡稱 SC23）。由 VIAVI 的客戶成功總監（Director of Customer Success）Yamini Shastry 介紹 Viavi 新一代高速匯流排測試系列平台：〈Xgig 6P16 PCI Express 6.0/CXL/ NVMe 協定分析/驗證平台〉的應用功能；並示範兩種訓練器模式：PCIe 6.0 FLIT 及 CXL 2.0 Link 下的對接測試功能模擬成效，為 Viavi 在 PCIe 6.0 與 CXL 的協定分析與驗證的競爭中取得亮點。 影片 1：VIAVI Xgig 平台上的 PCIe 6.0 FLIT 展示 影片 2：VIAVI Xgig 平台上的 CXL 2.0 Link 展示 VIAVI 目前已推出〈 Xgig 6P16〉 、〈Xgig 6P4〉兩種規格，其中 Xgig 6P16 為 16 通道 PCIe 6.0 協定分析/驗證平台，能夠產生 PCIe 6.0 資料流和回應。用於深入測試和分析，速度達 64GT/s，同時支援 CXL 和 NVMe 規格，並具備向下相容性，完美相容於 PCIe 1.0、2.0、3.0、4.0 和 5.0，以及 2.5、5.0、8.0、16 和 32GT/s NRZ 資料速率，確保現有系統的平滑過渡。此外，還提供了1、2、4、8 和 16 通道鏈結寬度的選擇，滿足各種應用的測試需求。 >>詳細了解〈VIAVI Xgig 6P16 PCI Express 6.0/CXL/ NVMe 協定分析/驗證平台〉 VIAVI Xgig 平台支援多種規格、相容性高且介面友善 在這 2 個影片中，VIAVI Xgig 平台與 Cadence PCIe 6 測試晶片做為被測設備對接，除了實踐 PCIe 6.0 FLIT 模式外，也可切換成 CXL 2.0 測試鏈路。 在使用者體驗方面，該解決方案提供了卓越的測試性能和深度協定分析；包括 LTSSM 狀態追蹤器更配備歷史記錄功能，為使用者提供了深度的協定分析。使用者介面易讀友善，結合了快速啟動按鈕和清晰的圖示、便捷的入口工具列，使測試設置和執行變得更輕鬆高效。 《翔宇科技》為 VIAVI 白金級代理商 在台灣，翔宇科技代理 VIAVI 高速匯流排協定測試系列的各項產品。我們具備豐富客戶服務經驗，提供設備安裝、即時問題排除、設置建議、基本協定說明、潛在問題諮詢等；輔助客戶無縫接軌全球最新技術。 若您對於 VIAVI〈 Xgig 6P16〉 、〈Xgig 6P4〉有興趣，歡迎諮詢翔宇為您說明服務。 了解更多：Xgig 6P16 PCI Express 6.0/CXL/ NVMe 協定分析/驗證平台 了解更多：Xgig 6P4 PCI Express 6.0/CXL/ NVMe 訊號發送驗證卡 延伸閱讀： PCIe 6.0 技術與特性以及關鍵技術問答 《AI 發展的關鍵角色：CXL 技術與產業資訊》 【產業新聞】IT 領導者應該了解CXL 的三個理由

PCIe 6.0 大幅提升 AI 運算潛力 AI 運算在未來各種產業中的重要性不斷增加，從一般大眾熟知的 ChatGPT，到工業製造、通訊系統傳輸、生技研發、軍防等比比皆是；例如以色列的鐵穹防禦系統就是軍事 AI 演算法的知名成功案例之一。要執行高強度的運算， AI 負載需要 CPU、GPU 之間具有高傳輸吞吐量，才能快速同時處理龐大數據。《PCI -SIG 協會》早在 2022 年就發布新制定的〈PCIe 6.0正式規格〉，可達到每秒 64 GT 的傳輸能力，速度為 PCIe 5.0 規格的兩倍，期望將 AI 的運算潛力再提升。 圖1 PCIe 規格效能成長示意圖 圖片來源：PCI -SIG 協會 今年 (2024) 年 3 月，美國專精於 AI 及雲端基礎設施半導體連接技術的研發商《Astera Labs》於 2024 NVIDIA GTC 展會上，展示該公司的重定時器(Re-Timer) 連接 NVIDIA 發表的 Blackwell 架構 GPU 之間，使用 PCIe 6.0 規格做運算處理的效能革新。結果顯示，新的 PCIe 6.0 介面能夠穩定以傳輸量翻倍的速度執行。 圖2 Astera Labs 展示 PCIe 6.0 重定時器(Re-Timer)連接運算技術 圖片來源：Tom's Hardware Total Phase - Aardvark I2C&SPI 封包產生器支援 6.0 運算速度 在此次展示過程中，Astera Labs 同時使用了嵌入式系統開發公司《Total Phase》設計的 Host Adapter：Aardvark I2C&SPI (上圖右)，進行 PCIe 6.0 運算的測試工作。Aardvark I2C/SPI 是一款通用主機適配器 (封包產生器)，可以模擬 I2C 或 SPI 主設備 (Master) 或從設備 (Slave)；在主設備狀態下，可模擬 MCU 進行感應器主動輪詢 (Poll)、EEPROM 的讀寫、及匯流排控制。 Aardvark I2C&SPI 是一款通用主機適配器，可模擬 I2C 或 SPI 主設備或從設備。它允許用戶執行多種應用程序，包括原型設計和生產測試。作為 I2C 主設備，它的訊號頻率高達 800 kHz；作為 SPI 主設備，訊號頻率達 8 MHz；作為 SPI 從設備，訊號頻率達 4 MHz。透過 Total Phase 原廠提供的內建軟體控制，或是各種開源 API 連接 Aardvark，讓工程人員能夠快速透過 USB 介面控制 Aardvark 來對待測物讀寫、甚至進行自動化測試，令 Astera Labs 的 PCIe 6.0 應用技術開發能夠順利；未來也可能輔助 Astera Labs 更多的晶片設計、運算優化相關工作。 圖3 Aardvark I2C/SPI 圖片來源：Total Phase Total Phase 是全球領先的嵌入式系統解決方案、匯流排協定測試解決方案供應商，提供簡單、易用、易於整合的高品質產品，掌握嵌入式系統的運行狀態和行為；Total Phase 的客戶遍跡全球，是眾多《財富》世界 500 強企業、研究機構的首選工具。 《翔宇科技》獨家代理 Total Phase 產品至台灣 ，透過 Total Phase 的產品，開發者可以對嵌入式系統進行即時監測、分析、和除錯，從而獲得對系統內部運作的深入了解；智慧化工具提供可見性，讓工程師能夠有效解決複雜的問題、優化系統性能，並提高產品的品質和可靠性。 翔宇科技 獨家代理 Total Phase 全產品線： Total Phase I2C/SPI主機轉接器和協定分析儀的詳細比較 > Total Phase USB協定分析儀的詳細比較 > Total Phase CAN協定分析儀 > Total Phase 第二代進階線材測試儀 > 延伸閱讀： 【產業動態】PCIE 6 技術與特性以及關鍵技術問答 Total Phase 解決方案資訊 參考資料： Working PCIe 6.0 connectivity demoed at GTC — Astera Labs' Aries retimers currently power Nvidia's HGX systems with eight H100 GPUs, likely future Blackwell systems, too PCIe 6.0 正式規格問世 - ithome What is a Host Adapter and Why is it Useful for Embedded Systems Development - Total Phase

＊轉載自 台灣 羅德史瓦茲 電子報 台灣東部海域於4/3日上午發生強烈地震，目前仍餘震不斷，台灣羅德瓦茲謹致慰問之意與我們最深切的關懷。 為盡一份心力，台灣羅德史瓦茲啟動賑災特殊專案，即日起至4/30日止，若您的設備使用遇到任何問題，請不吝來信： service.taiwan@rohde-schwarz.com 羅德史瓦茲將盡速與您聯繫安排收件事宜，並進行檢測。 本專案期間所產生之檢測費用，將全數捐至震災使用，捐款資訊如下： 捐款單位：花蓮縣重大災害民間賑災捐款專戶 「0403大地震救災捐贈專戶」 (1)解款銀行：「臺灣銀行花蓮分行(銀行代號0040185)」 (2)戶名：「花蓮縣重大災害民間賑災捐款專戶」 (3)帳號：018-038-098-191 (4)備註欄請指定捐款「0403地震捐款」。

CXL背景介紹 CXL (Compute Express Link) 是由電腦科技的行業巨頭組成的聯盟 — Compute Express Link Consortium（CXL Consortium）所開發和定義的，主要成員包括英特爾 (Intel)、超微半導體 (AMD)、三星(Samsung)、SK海力士 (SKHynix)、美光 (Micron)、戴爾 (Dell)、惠普企業 (Hewlett Packard Enterprise)、Microchip Technology…等。CXL 協定發展經歷過1.0、1.1、2.0、以及最新的3.0版本，如今市場上已經陸續出現支援 CXL 1.1 和 2.0 的產品，3.0 協定還在開發中；協定本身更是吸引了一群大型科技公司積極參與其中。今天來了解一下什麼是CXL協定。 CXL協定是一種用於加速 CPU 和 Device（設備）之間資料傳輸的協定，主要應用於人工智能和機器學習等領域，以解決在這些應用中需要高效率的資料交互的需求。隨著PCIe協定的發展，到了5.0版本後，像需要大量 IO 資料交互的人工智能應用，開始遇到性能瓶頸的問題。為了突破這個瓶頸，引入了CXL協定的概念。 CXL協定能解決哪些問題？ 首先，CXL 協定解決了共享隨機存取記憶體 (RAM) 的問題，在支援 PCIe 協定的設備中，每個設備都擁有自己的 RAM，但這些 RAM無法被 CPU 統一編址，因此無法直接進行調用，這導致了延遲的問題；CXL協定引入了共享 RAM 的概念，允許 CPU 對所有設備上的 RAM 進行統一編址，從而實現了彼此之間的互相調用。 其次，CXL 協定解決了高延遲的問題，例如：CPU 和 GPU （Graphics Processing Unit）之間的資料交互，需要經過多個節點，包括CPU 緩衝記憶體（Cache）、CPU RAM、PCIe 鏈路、GPU RAM和 GPU Cache 等，這些節點和 IO 頻寬限制導致了延遲的增加；為了降低延遲，我們希望 CPU 能夠直接存取 GPU 的RAM，從而避免了繁複的資料傳輸過程。CXL的功能特性中，CXL 2.0 版本引入了 FLIT（可變長度介面傳輸，Flexible-Length Interface Transport） based transfers 功能，使用 544 位元的 FLIT 模式進行資料傳輸，這種模式可以降低資料傳輸的延遲，類似於 NVMe 協定中的隊列概念。 CXL2.0增加的新功能 CXL2.0版本引入了一些新功能，包括以下方面： Switching（交換功能）： 增加了交換功能，大大擴展了 CXL 和設備的應用情境，這表示不再限制只能連接到 CPU 的根埠，而是可以透過交換設備進行更靈活的連接。 Resource Pooling（資源池）： 引入了全新的RAM資源池模式，改變了整個資料中心的硬體架構，這種模式允許多個設備共享RAM資源，提供更高效的資源管理和利用。 Fabric Management 以及 CXL EP enumeration過程（傳輸管理和列舉過程）： Fabric Management（傳輸管理） 是指對 CXL 連接的資料傳輸進行管理和控制的功能。它包括路由、流量控制、拓撲配置等方面，確保資料的有效傳輸和設備之間的通訊順暢。 CXL EP enumeration（CXL設備列舉過程） 是指在 CXL 協定中，CXL EP enumeration 過程是指系統對 CXL 設備進行識別和配置的過程，它確定了 CXL 設備的存在並分配唯一的設備ID；透過這個過程，主機系統可以確定與哪些CXL設備進行通訊，並確保它們能夠正確地工作在CXL架構下運作。 CXL 協定的設計考慮到了 PCIe 的列舉過程，使得 CXL 設備能夠按照類似的方式進行列舉和通訊；這種設計的好處是讓開發人員可以借鑒，並應用已經熟悉的 PCIe 列舉概念和方法來開發 CXL 設備。 PCIe是一種常用的計算機匯流排標準，擁有成熟的列舉機制和驅動程式的支援，透過將 CXL 設備列舉為 PCIe 設備，開發人員可以在開發過程中更容易理解和應用現有的 PCIe 相關知識和工具；這也有助於提高開發效率，減少學習成本，並確保 CXL 設備與現有的 PCIe 生態系統相容。 安全性： 引入了 IDE（鏈接完整性與資料加密）功能，提供資料加密和鏈接完整性保護的能力，增強了系統的安全性。 引入 PCIe 協定的功能： 包括熱插拔（Hot Plug）、QoS（Quality of Service）以及錯誤上報等功能。這些功能可以提高系統的可靠性和管理能力。 相容性： 保持向後相容 CXL1.1 協定，確保現有的 CXL 設備可以在新版本中繼續使用。 接下來具體看CXL的三個子協定及其對應的三種設備。 首先它有三個子協定 — CXL.io、CXL.cache、CXL.memory CXL.io 和 CXL.cache 是 CXL 協定中的兩個子協定，它們的功能和用途有所不同，主要是為了引入非對稱的概念；CXL.io 類似於 PCIe 的事件（event），主要用於初始化、鏈接、設備發現、列舉以及寄存器 (register) 的存取，從某種程度上說，它可以看作是PCIe事件的一個變種。 CXL.cache 則是用於設備（device）去使用主機（host）的主要 RAM，這表示設備可以直接存取主機的RAM，並且需要與 CPU 的 Cache 保持資料一致性；如果沒有有效的通訊和同步，可能會出現 RAM 使用衝突或不存在的問題。 另一方面，CXL.memory則是 CPU 使用設備上的 RAM；在這種情況下，CPU可以直接存取設備上的RAM，而不需要與設備的 Cache 進行交互；這是因為 CPU 的 Cache 直接使用設備上的 RAM，因此可以直接進行通訊，而無需額外的同步操作。 總結來說，CXL.io 和 CXL.cache 的使用方向和目的不同，因此被拆分為兩個子協定；CXL.io 類似於 PCIe 事件，用於設備和主機之間的通訊和初始化過程；而 CXL.cache 則用於設備存取主機的 RAM 並保持資料一致性；另一方面，CXL.memory 則是 CPU 直接使用設備上的 RAM，無需與設備的 Cache 進行交互，這樣的設計使得 CXL 協定在不同的使用情境中更具靈活性和效能。 基於這三個子協定，衍生出三種不同的設備類型；其中，CXL.io 是所有設備都需要的協定，因為它包含了設備的列舉過程，使其能夠被識別和通訊；另外兩個協定則是進行組合以產生更具特定功能的設備。 第一種設備類型是智慧網卡，它擁有快取（Cache）但沒有獨立的隨機存取記憶體（RAM）；相反，它直接使用 CPU 的記憶體，這使得在 CPU 處理資料時非常迅速；由於記憶體就在設備內部，它可以直接讀取和處理資料，這是它的優勢。 第三種設備類型則只擁有隨機存取記憶體（RAM）而沒有快取（Cache）；換句話說，它實際上是 CPU 的一種無限擴展的記憶體；傳統 CPU 主機板上的記憶體插槽有限，且主機板的空間有限，即使提高單條記憶體的容量也有限制。 當能夠無限擴展 CPU 的 RAM 時，理論上可以擁有無限的 RAM 容量。目前許多廠商都在嘗試開發擴展記憶體容量的產品；回顧第二類設備，它們適用於智慧加速卡，整合了前兩類設備的功能，同時支援三個子協定。 在圖中可以看到，有一條虛線表示快取（Cache），實際上，這個快取可以進行動態調整，主要原因是這些設備並不運行 CXL 協定，而是使用 PCIe 協定；設備在使用自己的 RAM 時效率很高，但如果將設備的 RAM 交由 CPU 管理，設備在使用自己的 RAM 時，就需要與 CPU 進行交互並獲得許可，這會降低效率。 在這種情況下，設備就具有了主從（Master and Subordinate）的概念，這代表設備上的快取可以作為主要快取，當設備使用自己的RAM時速度很快。當 CPU 需要使用設備上的 RAM 時，則使用 CPU 的快取和設備上的 RAM 進行資料交互，然後使用設備的 RAM；這種方式優化了設備上使用自己 RAM 的效率。 總結而言，這種設計能夠提高設備的性能，同時兼顧了 RAM 擴展和快取的使用，以便在加速卡等應用中獲得更好的效果。 CXL的配置 CXL 的配置速率為 32G，支援X16、X8、X4、X2通道，同時它還支援 Bifurcation 功能，它允許將一個 PCIe 或 CXL 通道，拆分成多個獨立的通道，例如將一個1x16通道拆分成2x8、4x4等配置，這樣就可以同時連接多個通道的設備。Bifurcation功能的存在使得系統設計更靈活，可以更有效地利用通道的頻寬，並支援多個設備同時進行高速資料傳輸；這對於需要連接多個高性能設備的應用情境非常有用，例如高速網卡、儲存加速器等。 此外，CXL還支援降速功能，可從Gen4降至Gen3速率。需要注意的是，雖然速率下降，但硬體仍需支援 PCIE 5.0。 圖片來源：cadence 接下來，我們具體來看協定層的關係圖，從物理層開始，自下而上。物理層分為電極層和邏輯層，與 PCIe 的物理層相似。然而，CXL引入了 Flex Bus port（柔性匯流排端口）的概念，它是位於 CXL 協定的物理層的一個模組，負責選擇上層是使用 PCIe 的鏈路層、還是 CXL 的鏈路層；在物理層的設計中，Flex Bus port 可以根據需要，靈活地選擇使用不同的匯流排（bus），即 PCIe 或CXL，這個選擇取決於連接的設備和應用的要求。 如果選擇使用 PCIe 的鏈路層，Flex Bus port 將直接將資料傳遞給 PCIe 匯流排，並不做任何額外的處理。 而如果選擇使用 CXL 的鏈路層，Flex Bus port 則會對資料進行仲裁和轉發的操作，它將根據指定的規則判斷資料應該被轉發到哪個 CXL 鏈路層，並維護整個鏈路的狀態，這樣可以確保資料能夠正確地流向目標設備。 這是 CXL 資料交互的過程，分為五部分： VIAVI Xgig CXL協定分析 在 CXL 協定中，FLIT（Flit-level Interface Transport）數據包具有特定的結構，用於在 CXL.cache 和 CXL.memory 之間進行資料交互。CXL.cache 定義了幾個重要的概念，首先是 D2H（Device to Host），指的是從設備到主機的資料傳輸方向；H2D（Host to Device）則表示從主機到設備的資料傳輸方向。這兩個方向各自定義了三個通道：Request、Response 和 Data。 在實際的資料交互過程中，FLIT 數據包包含一個 Snpdata 字段，用於保持緩衝記憶體（Cache）的一致性，還有一個 UQID（Unique ID）字段，用於追踪整個資料傳輸的進程。此外，FLIT 數據包還使用一個隊列概念，使用5E（5-bit Encoding）來追踪相關資料傳輸的連接狀態，並為每個任務分配一個唯一的ID。 簡單的資料交互過程可以描述為主機從設備讀取一個 RAM，然後設備回應一個比較結果，當CPU讀取設備上的RAM時，它的 Cache 位於自己的那一側，不需要維護設備的Cache，直接使用設備的 RAM 即可。需要注意的是，CXL.cache 和 CXL.memory 的應用情境是分開定義的，因此兩者的資料結構完全不同。 CXL 協定使用固定寬度的數據包（Flit格式）來傳輸資料，你可以將其想象為一輛列車車廂，其中有四個位置，每個位置都有一個固定的格式來放置“物品”（攜帶資料），這種結構確保了資料的有序傳輸和準確解析。 VIAVI 針對 CXL 提出來的測試解決方案 ：Xgig TraceView (上圖) 它是一種用於 CXL 協定分析的工具，可以將數據包的內容以事件的形式列出，方便查看資料，並顯示該傳輸是否正常完成，以及所花費的時間等參數。 此外，資料交互傳輸類似於一個讀取操作，跨越多個流量控制單元（FLIT）封包，第一個 FLIT 封包發送一個命令，然後總共回傳了8筆資料，但第一個 FLIT 封包只有 3 筆資料，第二個 FLIT 封包有 8 個請求，而後面的 PldSlots 中有 3 筆資料，還缺少5個，第二個 FLIT 封包提供了 4 筆資料，還缺少1個；最後一行的 PldSlots 補充了缺少的資料。因此，在CXL中，一個TLP（Transaction Layer Packet）可能跨越多個 FLIT 封包，需要將這些資料拼湊在一起，才能完整查看整個資料交互過程。 對於 CXL 協定來說，它攜帶的附加信息非常多，優勢在於在高速資料傳輸時，攜帶資料的能力越強，速率越高，資料量越大，特別是在 Flit 模式下，低延遲和高速率的優勢就越明顯。因此，CXL 主要應用於這種高速傳輸的情境。 VIAVI理解在開發CXL時會碰到的問題，因此所提出的Xgig 協定分析儀提供了豐富且完整的觸發條件，用因應各種問題時，需要進行觸發的需求，當出現要觸發的 CXL 資料或現象時，可以及時觸發，並設置在該事件出現時所需的前後現象，以方便問題的定位和分析。 此外，Xgig CXL 分析儀還可以對大量所抓取的資料進行全觀性能分析，例如分析 CXL 的延遲最大值、最小值，速率的最大值和最小值，以及 FLIT 封包的一些極限值、和時間上的最大最小值，從而進行性能統計和計算。 由於Xgig提供全觀分析，也代表可以快速比較不同平台之間，在同樣CXL行為下的差異。 VIAVI Xgig PCIe 5.0/CXL 2.0 分析儀介紹 自2020推出了PCIe Gen5×16 的硬體產品系列，速率最高支援到 Gen5×16 PCIe 鏈路，並可進行向下相容；它有業界最大的存儲空間，最高可達256GB；同時，針對256GB大容量切分功能可進行彈性運用，用戶可一次或分段使用儲存空間，進行不同觸發條件的行為錄製。 且VIAVI Xgig for PCIe solution提供業界獨有連線看錄製結果(Trace)的功能，不需等待長時間將錄製結果下載至電腦，即可進行檢視。此功能可搭配256GB大容量切分功能，可同時抓取不同情境的錄製結果，並可逐一檢視後，僅存取重點資料到電腦端，大量節省傳輸時間與電腦容量需求。 VIAVI Xgig PCIe 5.0/CXL 2.0 分析儀 支援了PCIe 5.0解析並向下相容4.0~1.0規範，同時也支援NVM Express(NVMe)解碼，以及CXL 1.1和2.0分析，另外該主機還支援 Exerciser 的模擬協定一致性以及支援協會Compliance測試，另外VIAVI 支援獨有的 Jammer，可以在維持待測物系統原始訊號的情況下提供Inline錯誤注入，來重現客戶問題，或是驗證產品除錯能力。 為何選擇翔宇科技： VIAVI Solutions 已經通過 PCI SIG 協會 4.0/5.0 的認證評估，可以從協會的官網看到我們的 MOI 文件。 VIAVI Solutions 在上海擁有一個研發中心和實驗室，在資料支援方面非常便利，特別是對於亞洲客戶的功能需求，台灣與新加坡也有FAE據點提供客戶技術支援；相較於許多傳統外資公司將需求轉交給美國，再由美國的研發團隊分析問題的方式，VIAVI Solutions 在亞洲區的實驗室可以處理各種問題，對於在不同環境下的重現和模擬非常有利。 翔宇科技具有豐富客戶服務經驗，可提供客戶設備安裝及時問題排除、Trigger設置建議、基本協定說明、檢視可能問題等，再搭配VIAVI PCIe protocol 分析設備，可提供客戶快速找到問題與對應方案。 延伸閱讀 Podcast-AI發展的關鍵角色: CXL技術與產業資訊 > 瀏覽 VIAVI Solutions 所有技術文章 > 匯流排協定測試解決方案總覽 > 翔宇科技代理了各種匯流排協定測試解決方案，包括：PCIe、NVMe、CXL、Serial Attached SCSI、Serial ATA、Fibre Channel、Ethernet、MIPI M-PHY、 UniPro、UFS、A-PHY、I3C、USB、CAN、I2C、SPI、eSPI 等測試工具。

2024 年2 月15 日， Viavi Solutions Inc. (VIAVI) (NASDAQ: VIAV) 宣布，VIAVI Xgig® CXL Exerciser 已被Compute Express Link® (CXL®) 聯盟認定為CXL 1.1 標準量測設備 。獲得該認證後，Xgig CXL Exerciser現在可以讓客戶的CXL裝置的通過測試列入CXL整合商名單(Integrators List)。 VIAVI資深副總裁兼Lab and Production部門總經理Tom Fawcett說道。 「CXL技術支援新興高速運算應用的發展，而認證對於產品的成功推廣至關重要。這項認證使我們的Xgig CXL Exerciser不僅可用於實驗室開發和測試，還可用於CXL一致性研討會的設備認證。」 隨著人工智慧（AI）、機器學習（ML）和其他高效能運算技術的發展，對更快、更有效率的資料傳輸方法的需求將不斷增長。 CXL是一種互連技術，可最佳化中央處理器（CPU）與其周邊（如加速器、記憶體緩衝區和智慧輸入/輸出裝置）之間的資料流。 CXL 專為快取一致性互連架構(cache coherent interconnects)和記憶體擴展而設計，可確保這些裝置以這些要求嚴苛的應用程式所需的速度和效率存取和傳輸資料。 Micron高級存儲系統副總裁Siva Makineni表示 :「Micron與VIAVI Solutions 的合作促成了CXL 驗證生態系統，並加強了CZ120 CXL 協議的一致性。VIAVI Xgig軟體和硬體解決方案以及與美光的早期合作在CXL協議一致性測試的成熟過程中發揮了至關重要的作用。」「我們依靠 VIAVI 測試設備的準確性來驗證美光的 CXL 產品線。Xgig CXL Exerciser 的Gold Suite認證將使我們被列入 CXL v1.1 和 2.0 整合商名單。」 CXL聯盟主席Jim Pappas表示：「符合標準一致性是我們組織不可或缺的使命。 "Xgig CXL Exerciser 符合為尋求 CXL 一致性的公司或產品進行 CXL 1.1 協議測試的所有要求。我們期待 VIAVI 繼續支持我們的生態系統，並參與我們即將舉行的一致性活動。」 VIAVI參加了1月舉辦的官方CXL一致性測試活動 Compliance Workshop 003。 該公司將於2024年4月30日至5月1日在加州聖克拉拉舉行的CXL開發者大會上展出其業界領先的CXL解決方案組合。 Compute Express Link®和CXL®是CXL®聯盟的商標。 所有其他商標均為其各自所有者的財產。 VIAVI Solutions XGIG 5P16 CXL 協定分析與驗證平台 XGIG 5P16 協定分析與驗證平台 是一個針對 PCI Express 5.0/CXL 協定的分析和驗證平台 它具備支援最新的PCIe、NVMe和CXL協定規範的能力，同時提供強大的專家系統（Expert System），以幫助您快速檢測PCIe每一層的錯誤。 這個平台還具備LTSSM（Link Training and Status State Machine）功能，它能清晰顯示每個狀態的行為模式，有助於快速排除故障。LTSSM是用於PCIe連接的狀態機，透過監控和分析其行為，您能夠快速識別並解決問題。 XGIG 5P16平台的最高配置支援16通道，可實現32GT/s的傳輸速度。這使得它在高速連接和大容量資料傳輸方面非常強大。此外，該平台還支援同時串接多台VIAVI Xgig系列產品，這樣您就能擴展測試能力，進行更複雜的A-J-A（分析-錯誤注入-分析）模式測試。這種模式下，您能夠在資料流中注入錯誤並進行分析，以測試系統的容錯性和恢復能力。 VIAVI Solutions XGIG 5P16 在 CXL 應用中，可以提供以下測試功能： 頻寬測試： XGIG 5P16 可以測試 CXL 介面的頻寬性能，確定其在資料傳輸方面的效能；它可以捕捉並分析 CXL 通訊的資料流，以評估其頻寬的利用率和效率。 協定分析： XGIG 5P16 可以解析和分析 CXL 通訊協定，確保通訊的正確性和一致性；它可以檢測和識別任何協定錯誤或異常，幫助使用者進行除錯。 延遲測試： XGIG 5P16 可以量測 CXL 通訊的延遲時間，包括從發送端到接收端的傳輸延遲和處理延遲；這有助於評估 CXL SSD 的性能和響應時間。 效能評估： XGIG 5P16可以透過模擬不同工作負載和資料流量的情境，對 CXL SSD 進行效能評估；它可以測試SSD 的性能極限，並提供有關傳輸量、IOPS 和延遲等指標的評估。 故障排除： XGIG 5P16 提供了強大的故障排除工具，用於檢測和解決 CXL SSD 通訊中的問題；它可以識別資料封包丟失、錯誤、或重複等問題，並幫助使用者定位和解決故障。 下一代新產品- XGIG 6P4/6P16 同樣支持 CXL 3.0/3.1最新規範 VIAVI Xgig® 6P4/6P16 PCIe 6.0 協定分析 (Analyzer) /驗證平台 (Exerciser) ，為 Xgig PCIe 系列產品引入了下一代 64 GT/s 高速測試能力，並且支援了CXL 3.0/3.1的協議，有助於進行深入的協定通訊問題分析和故障排除；VIAVI與首批交貨VIP客戶以及CXL聯盟成員馬不停蹄討論與修改，預期未來同樣列入為CXL 3.0/3.1 標準量測設備。 延伸閱讀 XGIG 5P16 PCI Express 5.0/CXL 協定分析/驗證平台> XGIG 5P8 PCI Express 5.0/CXL 協定分析/驗證平台> XGIG 6P16 PCI Express 6.0/CXL/ NVMe 協定分析/驗證平台> XGIG 6P4 PCI Express 6.0/CXL/ NVMe 訊號發送驗證卡> 匯流排協定測試解決方案總覽 > 瀏覽 VIAVI Solutions 所有技術文章 > 翔宇科技代理了各種匯流排協定測試解決方案，包括：PCIe、NVMe、CXL、Serial Attached SCSI、Serial ATA、Fibre Channel、Ethernet、MIPI M-PHY、 UniPro、UFS、A-PHY、I3C、USB、CAN、I2C、SPI、eSPI 等測試工具。

加速從實驗室到佈署現場的高速網路測試 您已經開始為3月26日至28日在聖地牙哥舉行的OFC 2024做準備了嗎？Viavi的技術專家團隊將在現場協助您加速高速網路測試，並從設計、生產到現場測試和故障排除的一切提供最全面的支援。 Viavi與翔宇科技 隆重邀請您參觀 VIAVI 2013 號展位，探索我們支援高速網路測試的最新解決方案。 10G-1.6T 高速實驗室測試 – 包括相干可插拔光學元件和 400G/800G 乙太網路測試平台 光纖實驗室和製造 – 涵蓋連接、WSS/ROADM、100G 相干 連接器製造測試系統 – 提供檢查、清潔和性能測試-包括今年新推出的INX 760端面檢視器 光纖現場測試 – 簡化 xWDM、雙向 OTDR 和高容量光纖認證 遠端光纖測試和監控－集中施工測試、大容量光纖認證以及光纖分接和拍打檢測 光纖感測 – 獲得遠端可見性並透過溫度、應變和聲學監控確保關鍵基礎設施的安全 高速都會區網域和自動化網路測試 – 提供先進的光纖特性、OSA 和高達 400GE 的網路測試 展位接待 請於3月26日星期二下午3點至5點參加我們在VIAVI 2013 號展位舉辦的招待會，也可以參觀3月27日星期三下午3點至5點在 VIAVI 展位和Optic Center booth展位2012號舉行的招待會。藉此機會與 VIAVI 專家和行業同行同聚。 私人專屬會議 您可以透過下方連結進入填寫預約，來與我們的專家進行會議，聆聽我們給予客戶的專業建議 VIAVI at OFC 2024 (viavisolutions.com) 演講環節 3月27日星期三下午2-3點 聖地牙哥會議廳 4 聆聽業界專家分析討論“人工智慧如何影響光學產業成長”，以及它可能對光通訊供應商產生的潛在影響。本次會議將由 Lightwave 主編 Sean Buckley 主持。 #800GbE #1dot6TbE #IEEE802dot3 #PAM4 #CPO #NPO #CoPackage #SiliconPhotonics #ONT #HSE #MAP #INX760 #OFC2024 #VIAVISolutions #Eagletek 延伸閱讀 矽光子&800GbE光通訊網路測試解決方案 > 光通訊協定測試解決方案總覽 > 網路研討會-800GbE多埠高速具輛傳輸的研發挑戰> 瀏覽 VIAVI Solutions 所有技術文章 > 翔宇科技代理了各種匯流排協定測試解決方案，包括：PCIe、NVMe、CXL、Serial Attached SCSI、Serial ATA、Fibre Channel、Ethernet、MIPI M-PHY、 UniPro、UFS、A-PHY、I3C、USB、CAN、I2C、SPI、eSPI 等測試工具。