224G SerDes 與 PAM4：驅動 1.6T 網路頻寬革命的關鍵技術
- 翔宇科技
- 7月17日
- 讀畢需時 5 分鐘
已更新：7月29日
在生成式 AI、HPC、自動駕駛與 5G/6G 網路等應用需求不斷攀升的背景下，資料傳輸的速度與效能成為運算架構升級的關鍵。隨著 CMOS 製程技術的進步，預期下一波網路交換器晶片的頻寬將從現行的 51.2Tbps 推升至 102.4Tbps，並支援高達 1.6Tbps 的乙太網路應用。而這背後的核心推手，正是 SerDes（串列器/解串列器） 與 PAM4 調變技術。
高速晶片趨勢：從 51.2Tbps 到 102.4Tbps
目前主流的網路交換器晶片已達 51.2Tbps 頻寬，內建 512 lane/100Gbps SerDes，可支援 128 個 400G 埠。未來的 102.4Tbps 晶片預計將導入 512 lane/200Gbps SerDes，支援更高密度的 800G 與 1.6T 乙太網埠配置。為了支援這些超高速連結，晶片設計也需同步整合更進階的 PHY 層處理、訊號均衡與 FEC 技術，確保在高頻環境下維持穩定的資料傳輸品質。
224G SerDes 加速高速傳輸的核心架構
SerDes 是一種用於將並列資料轉換為高速序列資料的電路模組，能有效減少 I/O 數量、簡化電路設計並降低功耗。在資料中心與交換器晶片中，SerDes 被廣泛應用於高速數據傳輸的關鍵環節，未來傳輸速度正邁向每通道 224Gbps，將倚賴 SerDes 技術搭配 PAM4（甚至 PAM6、PAM8），進一步提升資料密度與傳輸效率；這些高階 PAM 調變技術雖然能在有限頻寬下實現更高速度，但同時也對訊號完整性、錯誤修正能力與等化技術提出更高要求，因此 SerDes 架構本身也需同步進化，整合更強大的 DSP（數位訊號處理）、FEC（前向錯誤修正）與先進封裝技術，才能滿足 AI、大數據與雲端運算場域中持續成長的頻寬與低延遲需求。
224G SerDes + PAM4 協作流程：
序列化：SerDes 將多位元的並列訊號整合成單一路徑上的高速資料流。
PAM4 調變：該資料流經過 PAM4（四階幅度調變）技術壓縮為四階電壓訊號，提高資料密度。
解調與解序列化：接收端將訊號還原為原始資料，並輸出並列訊號以供後端使用。
這種架構可在有限的腳位與佈線資源下，實現超過 224Gbps/per lane 的傳輸速度，是 800G、1.6T 傳輸不可或缺的關鍵。
關鍵應用場景：從雲端資料中心到車用 AI
1. 資料中心交換器晶片
交換器晶片的頻寬決定整個資料中心的內部資料流通速率。224G SerDes 與 PAM4 技術的整合，使得晶片可在有限空間內支援更高密度的埠數與資料吞吐量。未來 102.4Tbps 的交換器將成為 1.6T 乙太網的核心。
2. AI 與 HPC 資料中心
生成式 AI 訓練模型依賴大量 GPU 叢集，對低延遲高速傳輸需求極高。SerDes 可協助實現 GPU 間高速同步，PAM4 技術則進一步提升傳輸效率，是 AI/HPC 基礎建設不可或缺的一環。
3. 自動駕駛與車載系統
車用電子系統需整合高解析度攝影機與多重感測器，SerDes 應用於主機與儀表板間資料串流傳輸，有效降低線路複雜度與干擾風險，提升通訊穩定性。
4. 5G / 6G 通訊設備
進入 6G 時代，基地台、核心網路設備與後端數據處理器對高速背板傳輸需求更為嚴格。SerDes + PAM4 架構能提升 PHY 層的效能，是實現無線網路新世代不可或缺的技術基礎。
面對高速挑戰：訊號品質、FEC 與 FECi 的進化
在 224Gbps 的高速傳輸環境下，訊號完整性（Signal Integrity）成為設計上的最大挑戰。
主要挑戰包括：
訊號眼圖縮小。PAM4 的四階電壓差讓訊號間的垂直與水平間距變窄，更容易受到雜訊與干擾影響，產生誤碼。
通道損耗與反射：在 56GHz 頻率下，任何微小的 PCB、連接器、線纜設計瑕疵，都可能導致訊號衰減與串擾，進一步降低資料準確度。
解決方案：FEC 與 FECi
為因應超高速傳輸時除錯，IEEE 802.3dj 將 FEC 納入系統架構的一部分，讓高速訊號從 ASIC 到模組的路徑變得更加穩定，為大規模部署奠定技術基礎。
FEC（前向錯誤修正）：透過在資料中加入冗餘位元，讓接收端能偵測與修正錯誤位元，降低 BER（Bit Error Rate）；
FECi（Internal FEC）：IEEE 802.3dj 所定義的內部 FEC，是一種整合於 PHY 層的低延遲錯誤修正模組，能與接收端的均衡與取樣電路協同作業，有效強化 200G/lambda 或 224Gbps 傳輸環境中的錯誤控制能力。
邁向 1.6T 光模組與下一代網路架構測試
隨著全球網路流量的成長與 AI 大模型時代的到來，傳輸通道的速率與穩定性將左右整體系統的效率與能源消耗。224G SerDes 與 PAM4 不僅是目前資料中心與通訊設備的核心技術，更是邁向 1.6T 甚至 3.2T 網路時代的基石。
在研發測試方面，VIAVI 研發針對 1.6T 乙太網路、且搭配 ONE-1600 2 埠、4 埠測試模組的解決方案：〈ONE LabPro ONE-1600〉。這是市場上目前最高速的乙太網路流量的測試解決方案；支援達 1.6T、整合深入的實體層 (PHY)、FEC 及 MAC/IP 的測試與分析，能滿足新興應用的測試需求。
ONE LabPro ONE-1600 基於 224G SerDes 技術的新測試模組，將實體層誤碼測試（BERT）與第 2/3 層乙太網路測試整合在一起。最高可多達 64 x 1.6Tb/s 測試連接埠、或搭配使用 ONE-800 或 HSE-800 模組的 128 x 800Gb/s 測試連接埠，全部由單一控制器整合管理，可以同步測試模組的混合組合，包含1.6TbE breakout 2 x800GbE等等應用；滿足 1.6 Tbps 生態系統的測試和驗證需求。
ONE LabPro 1.6 TE 特點
ONE-1600 模組 - 1.5U 空間內包含 2 個 1600G OSFP 模組、2U 空間內包含 4 個 OSFP 模組
ONE 控制器 C1 在1U中，可擴展至 16 x ONE LabPro ONE-800/HSE-800 或 ONE-1600 測試模組
1600G Unframed BERT, 8 x 200GE, 4 x 400GE, 2 x 800GE framed Ethernet
流量產生和分析，包括數千個可追蹤流量
FEC 合規驗證
獨特的比特滑動 (Bit slip) 分析功能，可辨識時序和相位靈敏度
翔宇 EAGLETEK × VIAVI Solutions 光通訊研討會
翔宇科技 EAGLETEK 和美國網路通訊測試研發大廠《Viavi Solutions》聯手舉辦技術講座。邀請來自美國的 Viavi Solutions 技術負責人：Geraint Jones 和 Paul Brooks 演講，聚焦於高速網路領域三大前沿技術：矽光子（SiPh）、共同封裝光學元件（CPO）、以及224G SerDes 與 1.6TE 的測試挑戰與對策。
本次講座為免費報名參加，機會難得，歡迎臺灣產業內先進踴躍報名！
