產業新訊

SerDes 是一種用於將並列資料轉換為高速序列資料的電路模組，能有效減少 I/O 數量、簡化電路設計並降低功耗。在資料中心與交換器晶片中，SerDes 被廣泛應用於高速數據傳輸的關鍵環節，未來傳輸速度正邁向每通道 224Gbps，將倚賴 SerDes 技術搭配 PAM4（甚至 PAM6、PAM8），進一步提升資料密度與傳輸效率；這些高階 PAM 調變技術雖然能在有限頻寬下實現更高速度，但同時也對訊號完整性、錯誤修正能力與等化技術提出更高要求，因此 SerDes 架構本身也需同步進化，整合更強大的 DSP（數位訊號處理）、FEC（前向錯誤修正）與先進封裝技術，才能滿足 AI、大數據與雲端運算場域中持續成長的頻寬與低延遲需求。

FECi (inner FEC) 是一種內部前向糾錯機制，與標準 FEC（outer FEC）搭配使用，形成雙層錯誤更正架構。這種方式能在不同傳輸階段修正錯誤，提高整體系統的可靠性。最新的 FECi 技術、與 1.6TbE 光通訊模組都還在初步開發階段，但可以從 802.3dj

翔宇科技 與 VIAVI Solutions、PHISON 攜手舉辦的研討會。成功匯聚了來自業界的頂尖的技術專家和資源，更讓與會者在理論與實作之間，掌握 PCIe、CXL 新一代協定的操作方式與應用潛力；這對大型數據中心研發及 AI 市場影響重大。

在 1.6TbE 正式規範問世前，市場上將會先歷經 800GbE 推動商用普及的過程。800GbE 和 1.6TbE 比較：特性800GbE1.6TbE最大速率800 Gbps1.6 Tbps通道數量八通道八通道、十六通道封裝QSFP-DD、OSFPOSFP、OSFP-XD

《EE前瞻技術大會 EE Intelligent TechCon》，即將於 10/1、10/2 在台北松菸文創舉行！聚焦於半導體製程,邀請到聯發科技、高通、Intel、Cadence 等專家演講，針對 AI 運算設計及嵌入式系統等技術研發，發表企業 Insight 與解決方案，

使用 FEC 測試如上圖，可以看見由 VIAVI 的〈數值關鍵視圖〉清楚呈現每個 Codeword 的 Symbol Error。 視圖呈現的尾部長度和形狀可以迅速提供大量資訊。BERT 測試不會顯示這兩種情況之間的任何顯著差異，若只透過簡單的「通過 or 失敗閾值」區分，而不會

VIAVI 近日發布最新的 46.0.2 軟體更新，此軟體更新將使 ONT XPM 應用程式以及800G ETC支援 802.3 df最新的D2.1草案，IEEE 802.3工作小組可能會對某些數值進行微小修訂，VIAVI為802.3積極參與的會員，將密切追蹤該標準的發展。

64G 光纖通道建立在以前的光纖通道技術基礎之上，相對於其他儲存網路技術，如iSCSI和InfiniBand，它具有一些優勢，包括適用於長距離傳輸以及上述的低延遲；此外，64G 光纖通道還帶來了一些改進，包括增強的安全功能和對更大網路的支援...

在PAM-4和以DSP為基礎的SERDES時代，NRZ時代“簡單”的BER測試已不再適用；PAM-4訊號在鏈路上因將訊號分成四階後使得“錯誤”狀態的發生變成常態，這表示任何錯誤測試都必須充分了解錯誤特徵，一些錯誤是自然產生的，是光學和電氣通道中都會出現的隨機雜訊引起的...

相干光學用於DWDM傳輸已有一段時間，但通常都是特定供應商專用的封閉式專有系統；最近，針對MSA和其他標準設計的可插拔相干模組導致了相干可插拔光學生態系統的出現；IEEE 802.3正在研究用於100G和400G連接的DWDM的ZR PMD，可達到80公里鏈路預算...

自從光通訊邁入10G以來，隨著插入式相干光學模組的使用，客戶端和線路端的考慮因素開始結合，最明顯的例子是光訊號對雜訊比（OSNR）及相關量測；對於任何有可能在放大系統中使用的模組，OSNR成為了評估訊號品質和性能損失的基本指標...