VIAVI 搶先推出PCIe7.0方案，挾PCIe6於Tier1客戶市佔優勢，搶攻AI超高速互連市場

4月29日
讀畢需時 5 分鐘

已更新：5月6日

VIAVI Solutions 宣布新一代 Xgig 7P16，搶攻PCIe7.0 - AI 超高速互連關鍵測試

《VIAVI Solutions》宣布大舉投資 PCIe 7.0 測試技術，並積極開發全新 PCIe® 7.0 協議分析測試平台，受惠於 PCIe 6.0 世代在 Tier 1 客戶中的成功導入，包括 CPU 供應商、Retimer 與高速 IC 業者、SSD 廠商、伺服器 ODM 與 CSP，VIAVI 不僅提升市場滲透率，也累積關鍵開發與驗證經驗，形成正向循環，進一步推動其提前布局 PCIe 7.0 生態系。

VIAVI 最新 PCIe 7.0 測試平台 —〈Xgig 7P16〉將於 2026 年 5 月 6~7日，美國加州舉行的《PCI-SIG 開發者大會》上首次亮相。VIAVI 誠摯邀請全球產業夥伴，蒞臨 PCI-SIG 開發者大會 - VIAVI的攤位交流，體驗 VIAVI 的測試設備與驗證技術。若您有興趣在 PCI-SIG 開發者大會與 VIAVI 會面，可透過《翔宇科技》協助安排。

若您對 PCIe 7.0 & Xgig 7P16 有興趣，歡迎填寫【此表單】諮詢

PCIe7.0 規格解析：128 GT/s 帶來的頻寬革命與測試挑戰

PCIe 7.0 延續倍增頻寬的發展路線，單通道傳輸速率提升至 128 GT/s，相較 PCIe 6.0 再度翻倍，為 AI 運算與資料密集型應用提供更高吞吐量。PCI-SIG 所推動的此一標準，主要針對以下應用場景：

AI / ML 訓練叢集（GPU、TPU、AI Accelerator）
超大規模資料中心（Hyperscale Data Center）
高速儲存（NVMe SSD）
記憶體擴展架構（CXL）

然而，頻寬提升的同時，也帶來多項技術挑戰：

訊號完整性（Signal Integrity）要求大幅提高
錯誤更難偵測與定位
協議層與實體層交互更加複雜
系統級除錯成本顯著上升

可以預見 PCIe 7.0 速率下，CPU、GPU、加速器與記憶體之間的高速資料流動，將使開發者將面臨前所未有的測試與除錯挑戰。具備深度協議分析能力的測試平台，會試半導體、伺服器與系統廠不可或缺的關鍵工具。

VIAVI PCIe7.0 測試平台：打造完整協議分析與驗證能力

針對 PCIe 7.0 所帶來的測試挑戰，《VIAVI Solutions》宣布投資開發新一代 Xgig 系列 —〈Xgig 7P16 PCIe 7.0 協議分析測試平台〉，該平台承襲過去經驗將，包含 VIAVI Xgig® 系列協定分析儀、協定驗證（Exerciser/Compliance）和各類型 interposer，提供完整協議層的解析協助除錯。其最新設計將於 2026 年 5 月 6~7日，在美國加州舉行的《PCI-SIG 開發者大會》上首次亮相。

VIAVI 高級副總裁兼實驗室與生產總經理 Tom Fawcett 表示：「PCIe 7.0 能夠加快伺服器內部 CPU、GPU、網路卡、加速器和記憶體之間的資料傳輸速度，同時支援透過光纖進行 PCIe 傳輸，實現更遠距離、機櫃層級互連。以 PCIe 7.0 數據速率進行測試，將對晶片、週邊設備和系統開發商帶來嚴峻的挑戰。做為少數幾家擁有 PCIe 合規性測試專業知識的研發商，VIAVI 很榮幸能夠投資於這個新興生態系統。」

VIAVI 表示，新一代〈Xgig PCIe 7.0 協議分析測試平台〉著重於深入洞察。平台包含過往熟悉的 Xgig 適配軟體：Trace View、Expert 和 Serialytics。同時，針對 PCIe、IDE、NVMe 和 CXL 及更高版本的完整協定分析；搭配連結訓練（Link Training）和狀態機 LTSSM 覆蓋測試、自動調較（Auto Tuning）功能、Link Bifurcations；以及 Python API 腳本編寫。

Xgig 核心測試架構 - 整合三大關鍵模組：

Protocol Analyzer：即時擷取並解析 PCIe 封包
Protocol Exerciser：模擬真實流量與異常情境，以及各協會要求的符合性測試(Compliance Test)
Interposer：在系統中進行非侵入式訊號擷取
多協議支援：PCIe、NVMe、CXL
LTSSM 分析與控制：精準掌握鏈路訓練與狀態轉換
Python API 自動化測試：提升驗證效率與可擴展性
搭配 Xgig 軟體工具（如 Trace Viewl、Expert 分析與 Serialytics），可進一步強化除錯與性能分析能力。

AI 伺服器與 CXL 架構：PCIe 7.0 測試需求爆發

在 AI 基礎建設快速擴張的推動下，PCIe 7.0 不僅是主機板內部匯流排技術，更進一步延伸至整個資料中心互連架構。關鍵發展包括：

AI 高速互連需求：AI 訓練叢集需要在 GPU 與加速器之間透過 Scale-Up 進行大量資料交換，PCIe 7.0 成為關鍵傳輸骨幹。

CXL 記憶體架構崛起：CXL 透過 PCIe 實體層運作，使記憶體共享與擴展成為可能，進一步增加測試複雜度。

PCIe 光互連（Optical Interconnect）：PCIe 技術開始導入光傳輸，支援機櫃級與資料中心級距離，測試範圍從電性延伸至光電整合（CPO / Optical I/O），VIAVI Solutions 憑藉在光通訊深耕近百年的經驗，同時提供各種光學量測方案應用於 PCIe over Optics。

在 PCIe 7.0 世代，單純的訊號量測已無法滿足需求，產業更需要「深度協議分析能力」，來滿足產業鋼需，包含：快速定位系統錯誤（Debug efficiency）、縮短產品開發週期（Time-to-market）、確保跨裝置相容性（Interoperability）、提升 AI 系統整體效能。

隨著 PCIe 技術持續演進至 128GT/s 等級傳輸架構，測試與驗證將不再只是輔助角色，而是整個產業發展的核心基礎設施。尤其在 AI 與雲端基礎建設中，任何微小的傳輸錯誤都可能導致效能瓶頸或系統不穩定。VIAVI Solutions 此次宣布投資開發 PCIe 7.0 測試平台，將優於同業提前布局 PCIe 7.0 生態系，強化高速介面測試市場領導地位。

PCI-SIG 2026，VIAVI 講座解析：PCIe 6.0 錯誤注入與系統恢復關鍵技術

在《PCI-SIG Developers Conference 2026》中，VIAVI Solutions 由資深專家 Yamini Shastry 分享〈PCIe 6.0 FLIT Mode Error Injection and Recovery Analysis〉。其專長涵蓋 PCIe、Ethernet、SAS 等高速協議分析與測試。

本場將說明如何透過 VIAVI 的 Exerciser 進行錯誤注入，驗證從 PHY 到 Transaction layer 的系統錯誤處理與恢復能力，重點包含 LTSSM timeout、L0p 設定與 DLP 錯誤等議題。

隨 PCIe 邁向 7.0，高可靠度驗證成為關鍵，誠摯邀請與會者前往聆聽，掌握最新測試方法與實務經驗。

▼ PCI-SIG Developers Conference 2026 Agenda - Day 1

VIAVI Topic：〈PCIe 6.0 FLIT Mode Error Injection and Recovery Analysis〉