〈串聯AI傳輸最後一哩〉：聚焦Scale-up與Scale-out架構下的PCIe與CPO矽光子關鍵技術
- 10小时前
- 讀畢需時 5 分鐘
在 AI 模型規模呈指數成長的趨勢下，資料中心正面臨「算力 vs I/O」嚴重失衡的瓶頸。根據講座分享，現代 AI GPU 機櫃功耗已突破 100kW，傳輸頻寬需求卻無法同步提升，導致大量運算資源受限於 I/O 效能。
2026 年 3 月，由《CTIMES》、《思渤科技》舉辦的光通訊主題講座：〈串聯AI傳輸最後一哩〉中，翔宇科技 Eagletek 的商務開發經理 Hans，受邀為講者，針對「PCIe 6.0 / PCIe 7.0 演進」、「CPO（共同封裝光學）」、「矽光子、光通訊量測/清潔」進行分享，剖析 AI 資料中心從電互連走向光互連的關鍵轉折。（原新聞）
資料中心頻寬瓶頸，刺激PCIe 6.0/7.0加速演進
生成式 AI 與 LLM 的快速發展與普及，AI 資料中心面臨前所未有的頻寬挑戰。AI 模型規模約每兩年成長 4 倍，但 I/O 頻寬僅約成長 1.4 倍，當前 AI 系統已出現「Compute vs I/O 不匹配」問題，運算能力成長速度遠高於資料傳輸能力，導致整體效能受限。
翔宇 Hans 在此背景下，講解 PCIe 6.0 與 PCIe 7.0 不同於前代的關鍵技術：
PCIe 6.0：64 GT/s，導入 PAM4 與 FLIT 架構：
PCIe 6.0 導入 PAM4（四電平調變） 雖可提升頻寬效率，但也帶來訊號完整性（SI）挑戰，包括眼圖縮小（Eye Height下降）、訊號雜訊容忍度降低、Bit Error Rate（BER）上升等。因此，PCIe 6.0 透過 FEC（前向錯誤修正）、FLIT（固定封包架構）等技術，強化高速傳輸的穩定性與可靠度，這些設計讓 PCIe 在高達 64 GT/s 下仍能維持穩定傳輸。
PCIe 7.0：128 GT/s，Nyquist 頻率提升至 32 GHz
進入 PCIe 7.0 時代，傳輸速率倍增至 128 GT/s，設計難度也呈指數級上升。其關鍵挑戰包括：
Nyquist 頻率達 32 GHz
通道損耗需控制在極低範圍
PCB 材料與設計要求大幅提升
同時，PAM4 帶來的問題更加明顯，包含眼圖再次縮小（Eye Height 下降）、PCIe 7.0 對訊號雜訊容忍度更加嚴苛、Crosstalk 與 jitter 影響傳輸更大。因此，設計端需仰賴重定時器（Retimer）、高階 SI 模擬、精準通道建模等，來確保 PCIe 7.0 系統穩定運作。
值得關注的是，PCI-SIG 已啟動 PCIe over Optics 發展，將光通訊導入 PCIe 架構。並由其 光學小組帶領，促使 PCIe 從純電性介面邁向「電光融合」商用。
光通訊突破AI資料中心功耗/頻寬、CPO架構走向封裝整合
翔宇科技一直以來聚焦 CPO（共同封裝光學）與矽光子（Silicon Photonics）；Hans 接著分享，現代 AI GPU 機櫃功耗已突破 100kW，資料中心電力需求甚至上看 GW 等級；不只針對多個機櫃串連的 Scale out，連同一機櫃內的 Scale up 互連，傳統銅線互連都將難以支撐，未來各家 CSP 將多個分散式資料中心；理想上，將組合成單一 AI 超級電腦的 Scale Across，這同樣也需要靠光學傳輸來支撐；而 CPO（Co-Packaged Optics）正逐步取代傳統 pluggable 光模組。
CPO 光學元件整合至 XPU / Switch 封裝內的優勢
傳統可插拔（pluggable）光模組為主的架構，光模組通常位於交換器或伺服器外部，訊號需先經過長距離電性傳輸（SerDes）後再轉換為光訊號，不僅增加傳輸路徑長度，也使功耗與延遲隨之上升，成為高效能運算系統中的隱性瓶頸。
CPO 核心概念在於，將光學引擎（Optical Engine）直接整合至 XPU 或交換器晶片封裝內部，使電訊號在最短距離內完成轉換並進入光傳輸路徑。這種設計大幅縮短 SerDes 與光模組之間的距離，從原本主機板等級的傳輸，轉變為封裝內甚至晶片鄰近的連接形式，從根本上降低訊號衰減與能量損耗。
這樣的架構轉變不僅是位置改變，更是整體系統設計思維的革新。透過將光學元件內嵌於封裝中，CPO 能顯著降低每 bit 傳輸所需的能耗，甚至可達到約 1 pJ/bit 等級，對於動輒數十 Tbps 傳輸需求的 AI 資料中心而言，將帶來可觀的節能效益。同時，由於傳輸路徑縮短，訊號延遲（latency）亦隨之降低，有助於提升整體系統反應速度與資料吞吐效率；能有效支撐 AI scale-out 網路所需的超高頻寬連接，使系統得以突破 I/O 瓶頸。
AI 資料中心 scale-out 架構的優勢：
縮短 SerDes 傳輸距離
降低功耗（~1 pJ/bit）
減少延遲
支援數十 Tbps 傳輸能力
CPO 不僅被視為光通訊技術的延伸，更是 AI 資料中心邁向「電光融合（Electrical + Optical）」架構的關鍵里程碑。而隨著 CPO 與矽光子導入，「光通訊測試技術」也發生重大變革。Hans 指出，新一代光通訊量測重點包括：
光功率 / 光損耗
波長與頻譜分析
OSNR（光訊噪比）
偏振效應（PDL）
雷射穩定性
相較傳統 SI 測試（Eye diagram / BER / jitter），「光學量測」更複雜且多維度。同時，在矽光子與 CPO伺服器商用化的路上，「光纖清潔」也是光通訊穩定性的核心因素。雷射光在極細長的玻璃光纖中跑動，光的物理特性極易受環境影響，無論是在資料中心建置、實驗室驗證，或是矽光子量產測試階段，光纖端面的潔淨度直接影響光纖傳遞的結果，進而影響 CPO 整體系統的傳輸品質與穩定性。
光纖端面上的微小灰塵、油汙或刮痕肉眼難以察覺，但在高速光訊號傳輸下，卻可能造成顯著的光損耗（Optical Loss）與反射（Reflection），進而降低訊號品質，甚至導致連線不穩或誤判。Hans 指出，這類污染問題長期以來一直是光通訊系統故障的首要原因之一，特別是在高密度連接與多通道傳輸環境中，其影響會被進一步放大。
因此，現今光通訊測試流程已將「檢測與清潔」標準化，透過光纖端面檢視設備與專用清潔工具，在每一次連接前進行確認與處理，以確保量測數據的準確性與系統運作的穩定性。翔宇科技代理國際大廠 VIAVI Solutions、Fluke Networks 等旗下的 PCIe 乙太網路測試驗證、光通訊量測、光纖檢測設備，協助矽光子與 CPO 架構研發廠商在產線前每一步縝密把關，透過自動化測試系統與多通道量測架構，支援高密度光通訊設備生產。
光通訊時代，CPO、矽光子、光纖 與 AI 緊密連結
翔宇科技 Hans 在本次講座中，從系統架構到實務量測，全面解析光通訊、CPO 與矽光子技術的發展脈絡與關鍵挑戰，不僅點出 AI 資料中心在傳輸層面所面臨的瓶頸，也進一步說明未來技術演進的具體方向。
從高速互連設計到光學量測能力的建構，皆是支撐下一世代 AI 基礎建設不可或缺的核心要素。若您對於本篇內容及本場講座有興趣，歡迎至「本場演講影音網頁」觀看完整講座、下載講義。關於光通訊、乙太網路量測驗證、光纖清潔等議題，若想更詳細了解，歡迎聯絡翔宇科技。
