推動矽光子普及化的關鍵：參數到功能的全方位測試革新
- 翔宇科技
- 5月8日
- 讀畢需時 6 分鐘
光子積體電路晶片（Photonic Integrated Circuit, 簡稱 PIC）隨著 AI 的發展，各種傳輸技術的速度提升，加上半導體製程與封裝技術的不斷優化，過去 PIC 的困難被克服，得以走向大規模商業化；其中以矽為基底的矽光子晶片「Silicon photonics」是最熱門的話題。當然，PIC 的設計複雜度提高，對應測試技術、測試流程也必須與研發技術同步發展改良，以穩定 PIC 晶片的產出品質，並加以推動 PIC 量產與應用的普及化。
近幾年製程技術產生的許多新挑戰，例如新材料的異材質結合、高光纖數量應用（如共封裝光學元件 CPO）等，這些挑戰將影響到每顆晶片上可整合的元件數量與類型。同時，隨著通訊速率（Baud rate）和符號速率（Symbol rate）上升，對於測試誤差的容忍值越來越嚴格；此外，將這些校準數值整合至控制目標模組的數位訊號處理器（DSP）中，其資料管理流程也必須變得更加高效。未來，光學測試可望朝向更接近晶片等級的參數測試、應用層級測試、功能性測試等，要了解產業如何實現這一轉變，我們必須先探討產品開發過程中常見的各類測試與其目標。擊、滲透至各國政府及一般企業，進行長期潛伏與竊取重要資訊，例如金流平台的付款人個資與信件；此舉對駭客來說省力省時、可同時大量進行，因此已經是中國的主要滲透管道。
研發階段的關鍵測試：比對參數與功能性目標
研發的技術測試主要分兩大類：「參數測試」與「功能性測試」。
「參數測試」重於待測物的「物理特性」，例如幾何形狀、導電性、材料品質等；在晶片開發的早期階段、及追蹤物力特性變化方面非常重要。常見測試項目包括：插入損耗、偏振依賴損耗、頻寬與反應性……等，以獲取光學特性的關鍵數值。參數測試大多於「晶圓階段」進行，才能在製造流程早期就發現潛在問題；但隨著近期晶片設計技術成熟，工程師可能會考慮減少參數測試的覆蓋率，憑藉更精良的測試儀設備，降低覆蓋率依然能保持穩定良率，並節省成本。
「功能性測試」是針對已製作完成的 PIC 進行量測；將晶片視為一個系統，驗證其功能運作穩定，藉此評估 PIC 安裝在終端產品中發揮的整體表現。功能性測試通常設定在目標操作波長與特定資料傳輸速率下進行，常見的測試項目包括：位元錯誤率（BER）、發射器與色散導致的四電平眼圖閉合量（Transmitter and Dispersion Eye Closure Quaternary,簡稱TDECQ）等；這些測試與最終用戶規格密切相關，並涵蓋多種發射功率條件（例如過載測試）；測試結果可能整合自多個光子結構的資料，可進一步用來校準晶片性能特性，例如影響光電二極體量子效率的光學損耗，或是相干接收器中偏振分光功能的表現。
PIC 測試節點解析：製程整合中的光學量測策略
上述介紹的這些測試中，「光學測試技術」佔相當重要的一部份；在 PIC 製程的三個主要階段：晶圓階段（wafer）、封裝階段（package）與模組階段（module）中，每個階段在光學測試功能與測試系統架構上都有其獨特需求。
過去，基礎光學性能的低階測試主要於晶片層級進行，而高階功能性測試則多在技術整合完成後才執行。隨著晶片複雜度增加與製程日益成熟，將功能性測試推進到更接近 Chip level；這項革新帶來的優勢，包括：減少從晶圓至模組階段的測試步驟數量、在進入高成本整合前即篩選良率，以及降低最終模組測試中的重複性與複雜度。
模組化、遠端、自動化：下一代 PIC 測試平台的發展關鍵
然而，若要將測試往前推至更早期的製造階段或更接近 Chip level，將面臨不少挑戰：包含測試設備格式、量測速度與自動化控制介面的要求差異。此外，測試設備的架構也須從傳統獨立式的機架堆疊（rack & stack），轉為可整合探針或光纖的設計；這需要具備夠快速、低延遲的 API，以及符合高效穩定的遠端存取、遠端觸發與緩衝擷取需求，並能支援多用戶、多執行緒的自動化操作。在晶片層級進行測試時，往往需要不同的測試介面，因此測試設備需可以同時用於製程監控與各量測步驟測試。
要讓測試更貼近晶片層級，需要引入保偏光開關切換技術、高功率光源校準，以及設計兼具高速與高精度的測試元件。對於測試的結果，系統判讀也必須比傳統作法更詳盡，例如從僅提供「通過/失敗」的測試結果，更進一步能擷取完整測試結果數值，並回饋至上游製程進階分析、找出錯誤問題點。
另一項複雜性的挑戰，在於測試設備需同時用於光纖對準與高精度量測，特別是針對光功率計的應用。測試的解決方案在設計時，需具備夠細微的量測準確度、高頻寬介面；隨著多光纖通道日益普及，這些解決方案也必須具備可擴充性，以隨時因應設備升級的要求。在處理與整合流程結束後，模組階段仍需進行最終性能測試，其中包含 DSP 整合驗證、光纖處理對性能的影響評估，以及滿足客戶的測試報告需求。
將「功能性測試」往前推進至 Chip level，意味著測試系統必須與特定設計需求密切對齊。不同於參數測試較具標準化，功能性測試則必須根據個別晶片架構量身打造。因此，具備靈活調整與快速適應能力的「模組化測試平台」將在光子積體電路（PIC）開發過程中扮演日益關鍵的角色；例如 VIAVI 的〈MAP-300 多應用光學測試平台〉便是一例。
MAP-300 平台應用實例：靈活、高效的光學測試解決方案
上圖為 VIAVI Solutions 的 MAP-300 多應用光學測試平台，是一款整合「訊號發送」與「接收」功能的 8通道晶片功能性測試解決方案，專為矽光子技術及高速光通訊應用而設計。該系統將光學性測試與功能性測試所需的模組整合於單一平台，內建連續波（CW）光源可進行穩定輸出，並具備系統級量測所需的光學特性「線寬（Linewidth）與功率)。
MAP 系列的模組架構優勢
針對共同封裝光學（CPO）架構，MAP-300 支援啟用可變光衰減器（VOA）中功率計的觸發與即時資料串流功能，大幅簡化校準流程，並可用於接收器靈敏度測試。若在測試路徑中加入放大功能，還能在較低功率下執行 TDECQ 測量，使工程師能在完成整體光纖校準前先行篩檢參數。
MAP-300 採用靈活的模組化設計，可縮小設備體積、變換測試模組，更容易整合至每個使用者所需的測試流程中， 支援多執行緒列自動化架構，允許並行控制所有模組，並具備雙工光交換功能，可同步進行光譜與 TDECQ 測量，進一步提升測試效率。同時，平台設計有助於使用者簡化 IP 位址管理，大幅降低系統整合複雜度。該解決方案展現了 VIAVI 在矽光子測試技術上的創新，協助業界克服功能測試接近矽片、提升 PIC 良率與可靠性等挑戰。這對於支持人工智慧、資料中心互連、長途電信與高效能運算等應用場景下對高速且節能資料傳輸的迫切需求至關重要，也有助於推動矽光子技術的廣泛採用與產業升級。
支援 MAP 系列的光學測試模組 :
可程控偏振控制器(Polarization Controller)，可模擬多種偏振狀態，協助驗證光學元件在不同偏振條件下的性能穩定性與一致性，確保產品能在實際應用中維持高效能。
光譜分析儀與高解析度量測光譜，驗證光源輸出、共振腔特性、channel isolation、Crosstalk。
光功率計，精準測量輸出功率，驗證SiPh晶片輸出功率穩定性、損耗量化。
可調雷射，精密波長掃描、可調輸出功率，掃描共振波長、分析濾波器/調變器頻譜響應。
光開關，切換光路以達到多路輸入/輸出測試，建立自動測試流程節省切換時間。
《翔宇科技》代理美國 VIAVI Solutions 的光學測試設備、光纖網路設備測試、高速匯流排測試等量測應用的各項解決方案。包含本文我們探討的矽光子光學測試模組化平台：〈MAP-300〉。翔宇科技是 VIVAI 原廠認證的白金級代理商，具備豐富客戶服務經驗，提供設備安裝、即時問題排除、設置建議、基本協定說明、潛在問題諮詢等；輔助臺灣的企業客戶無縫接軌全球最新技術。
