光連未來，算力重構研討會— 翔宇解說224G SerDes技術與CPO的光學測試方法

27分钟前
讀畢需時 6 分鐘

研調機構《集邦科技 TrendForce》與媒體《TechNews 科技新報》於 5 月 28 日，舉辦〈光連未來，算力重構〉研討會，現場共聚集了來自半導體、電子電路、光通訊產業等領域、超過 300 名來賓。講師陣容包括思渤科技、翔宇科技、Lightmatter、汎銓科技和鴻騰精密科技等專家；聚焦「從技術突破到商機落地」的實踐路徑，討論在 1.6T 世代的市場機會。

其中，Eagletek 翔宇科技的講師 — 業務開發經理 Hans Wu，以「突破 AI 資料中心 IO 瓶頸：224G SerDes 到矽光子 CPO 的技術演進與驗證關鍵」為題，深入解析新世代 AI 基礎設施所面臨的高速互連挑戰，以及驗證測試技術如何成為推動產業落地的重要基石。

翔宇主題：AI 算力爆發後，I/O 瓶頸的業界解方

AI 與 LLM 快速發展，帶動運算需求呈現指數級成長。然而，相較於運算能力持續提升，運算能力成長速度遠高於資料傳輸能力，逐漸形成「Compute vs. I/O Mismatch」現象。

6 月 2 號，Marvell 執行長 Matt Murphy 於《2026 Computex》的 Keynote 中也不斷強調，Compute note 之間的傳輸，也就是 Connectivity 的重要性。同場登場的 NVIDIA 執行長黃仁勳更強調”You scale up further with Optics, and you scale out with Optics, and you scale across with Optics.”凸顯光通訊在未來 AI 應用上扮演的重要性。

翔宇 Hans 指出，目前 AI 模型規模約每兩年成長四倍，但 I/O 頻寬提升速度僅約 1.4 倍，使大量 GPU 算力被資料傳輸所限制，形成典型的 I/O bottleneck 問題。隨著超大型 AI Cluster 持續擴建，傳統銅線互連架構已逐漸接近物理極限，業界開始加速導入 224G SerDes 與光互連技術，以滿足未來 AI 資料中心的擴展需求。

224G SerDes、矽光子與CPO的驗證技術，突破 AI 資料中心 I/O 互連速度

在實體層技術演進方面，224G SerDes 是目前 1.6TbE 高速互連的重要基石。Hans 接續說明，224G SerDes 採用 PAM4 調變技術，實際電氣傳輸速率約達 212.5Gb/s，並搭配 RS-FEC 進行錯誤修正；在光學介面端則進一步結合 Soft Decision 與 Hamming FEC，傳輸速率可提升至 226Gb/s，支援未來 1.6TbE 網路架構需求。

隨著 IEEE 802.3dj 標準推進，業界也正逐步從現有的 25G PCS Lane 架構，邁向 100G PCS Lane 架構，為 1.6TbE 乙太網路鋪路。其中，OSFP-1600 已逐漸成為主流封裝規格，支援 AI 資料中心未來更高密度的網路部署需求。此外，PCI-SIG 亦已成立光學工作小組（Optical Workgroup），規劃將光學互連技術導入 PCIe 架構，未來 PCIe 7.0 與 PCIe 8.0 將支援 Optical PCIe 傳輸，進一步延伸光互連應用範圍。

224G高速傳輸下，從阻抗連續性到通道損耗的完整量測成為關鍵驗證指標

當傳輸速率提升至 224G PAM4 等級後，Nyquist 頻率已達 56GHz，高頻損耗、訊號反射與阻抗不連續等問題將被大幅放大。新一代 AI 伺服器裡面，背板或高速傳輸路徑已經不再只是單純 PCB trace。它會包含高速連接器、PCB、封裝 substrate、interposer，甚至還有主動元件。尤其在先進封裝架構下，例如 chiplet 透過 interposer 連接到 substrate。

翔宇科技看見客戶遇到的實際案例就是這中間出現了阻抗不匹配、不連續，即使只有差幾歐姆到十歐姆等級，但在 224G 的高速傳輸條件下，訊號所造成反射的影響乘以倍數放大，而對 AI 伺服器實際運算能力造成影響。

翔宇利用德國知名 RF 檢測大廠《Rohde Schwarz》的〈ZNA 網路分析儀〉與上面搭載的 TDR 功能，可以快速定位 open、short、connector mismatch、via stub、焊接異常，或某一段封裝/板級路徑是否有明顯 discontinuity。

同時 ZNA 可以從頻域量測 S 參數，包括 insertion loss、return loss、相位等等，幫助產線確認整個晶片封裝後到打版的良率。當 AI 伺服器的高速通道數量變多，搭配 Rohde Schwarz OSP RF switch 達成 multi-port 且自動化量測，進而滿足在產線上完成大量的多通道高速訊號量測驗證。

除了伺服器之外，高速網路設備包含光收發模組(Transceiver)和線材以及交換機本身也需要進行完整的物理層與流量測試。

翔宇科技指出，224G SerDes 在網路架構的應用驗證已不再侷限於 PHY 層分析，而需涵蓋從 PCS 到完整網路架構的驗證流程，全面評估 AI Fabric 在大規模部署環境中的穩定性與效能表現。包括：

Dynamic Skew 注入測試
FEC Error 模擬
Bit Slip 分析
Frequency Offset 壓力測試

透過美國光通訊量測大廠 VIAVI Solutions 推出的 ONE 1600，可驗證1.6T光模組、DAC 與 AOC 在實際運作環境中的可靠度。進一步延伸至 1.6T AI Switch 驗證時，則需模擬真實 AI 資料中心流量情境，包含：

Pre-FEC BER 分析
RoCEv2 驗證
Collective Communication Library（CCL）測試
壅塞控制（Congestion Control）驗證
長時間滿載壓力測試

CPO 與矽光子崛起，驗證模式全面改變

而當 AI 資料中心逐漸從傳統可插拔光模組（Pluggable Optics）轉向共同封裝光學（CPO）架構時，CPO 將光引擎直接整合至交換器 ASIC 附近，可大幅提升通道密度與頻寬效率，同時降低能耗。然而，Hans 也強調，測試驗證重點從單一 Transceiver 驗證，轉向高密度光互連系統驗證。

目前部分業者已開始進行 256 Channel CPO 驗證，支援 32-Port 交換器；未來更可能擴展至 1024 Channel，支援 64-Port 高密度交換架構。面對快速增加的光纖通道數量，如何透過 Optical Switch Matrix 實現自動化測試，將成為提升測試效率的重要關鍵。

當系統從電互連（Electrical Interconnect）轉向光互連（Optical Interconnect）後，工程師關注的量測指標也將同步改變。

過去以訊號完整性（SI）為主的測試項目：

Insertion Loss
Return Loss
Crosstalk
Eye Diagram
Jitter
BER

未來將進一步延伸至：

Optical Power
Optical Return Loss
OSNR
Center Wavelength
Laser Stability
Polarization Stability
PDL（Polarization Dependent Loss）
高通道數光交換與自動化測試能力

這也意味著測試設備與驗證流程必須同步升級，涵蓋 PIC、EIC、ASIC、CPO 到系統端的完整驗證鏈。例如在 PIC/EIC 階段，重點是確認PIC和EIC本身的基本功能與關鍵參數。透過VIAVI的MAP光學量測系統整合各項光學量測模組，測量光路的Insertion Loss、反射與PDL，並以Rohde Schwarz的SMU量測 Photodiode的在沒有光照時產生的漏電流、Photodiode的響應度，以及 TX/RX 的光電轉換過程的頻率響應，來確保晶片效能可以符合後續 CPO 封裝與系統整合需求。