產業新訊

在傳統單模光纖中，OTDR 主要依賴瑞利反向散射建立整條光纖的衰減曲線，因此工程師可以很清楚地從 OTDR Trace 中辨識熔接點、接頭損耗、彎折與異常反射。然而，空芯光纖的物理結構與傳統 SMF 完全不同，導致 OTDR 的量測邏輯也必須重新設計。

當應用場景從「讓系統穩定運作」轉換成「使用 Protocol Analyzer 與 Interposer 進行驗證與除錯」時，首重不在於讓訊號更乾淨，而是如何「在不影響原始系統行為的前提下，忠實觀察 Host 與 Device 之間真正發生的問題」；這時，就會傾向採用 Re-driver 元件。

v4.2.1 更新進一步強化 HDR-BT 模式的解碼能力，使工程師能更容易觀察高速資料傳輸期間的封包內容與協定流程。同時新增 Multi-Lane Transfer 支援功能，提供新一代 I3C 架構更完整的資料傳輸分析能力，讓高速應用的驗證工作更加直觀有效。

在晶圓測試階段，透過 grating coupling 或 edge coupling 方式，配合可掃描波長的光源與光功率量測模組，就能對波導損耗、響應度、偏振相關損耗 (PDL) 等進行初步評估。典型的 PIC 晶圓測試架構是以 MAP Swept Wavelength System 搭配探針台與 Source Meter，由控制電腦協調掃描與量測，讓光學與電性的測試在同一流程中完成。 其中，Eagletek 翔宇科技的講師 — 業務開發經理 Hans Wu，以「突破 AI 資料中心 IO 瓶頸：224G SerDes 到矽光子 CPO 的技術演進與驗證關鍵」為題，深入解析新世代 AI 基礎設施所面臨的高速互連挑戰，以及驗證測試技術如何成為推動產業落地的重要基石。

〈光連未來，算力重構〉研討會，現場共聚集了來自半導體、電子電路、光通訊產業等領域、超過 300 名來賓。講師陣容包括 思渤科技、翔宇科技、Lightmatter、汎銓科技和鴻騰精密科技等專家；聚焦「從技術突破到商機落地」的實踐路徑，討論在 1.6T 世代的市場機會。 其中，Eagletek 翔宇科技的講師 — 業務開發經理 Hans Wu，以「突破 AI 資料中心 IO 瓶頸：224G SerDes 到矽光子 CPO 的技術演進與驗證關鍵」為題，深入解析新世代 AI 基礎設施所面臨的高速互連挑戰，以及驗證測試技術如何成為推動產業落地的重要基石。

PCIe 7.0 的推出，也象徵高速互連正式進入「光電共存」與「資料導向架構」的新階段。未來系統效能的關鍵，不再只取決於 GPU 算力本身，而是 CPU、GPU、記憶體、交換器與儲存之間能否維持低延遲、高頻寬且穩定的資料搬移效率。從 PAM4、FEC、Retimer，到 Optical Aware Retimer 與光纖 PCIe 互連，整體驗證難度正快速提升，也讓高速測試平台的重要性大幅提高。

VIAVI PCIe7.0 測試平台：打造完整協議分析與驗證能力。針對 PCIe 7.0 所帶來的測試挑戰，《VIAVI Solutions》宣布投資開發新一代 Xgig 系列 —〈Xgig 7P16 PCIe 7.0 協議分析測試平台〉，該平台承襲過去經驗將，包含 VIAVI Xgig® 系列協定分析儀、協定驗證（Exerciser/Compliance）和各類型 interposer，提供完整協議層的解析協助除錯。其最新設計將於 2026 年 5 月 6~7日，在美國加州舉行的《PCI-SIG 開發者大會》上首次亮相。

在實務上，VCO 的測試不僅是量測輸出頻率，更重要的是分析其「頻譜純度」與「相位穩定性」。基本測試會從頻譜分析開始，觀察輸出頻率、諧波與雜訊底噪（Noise Floor）。然而，若要精準評估 VCO 性能，則必須進一步進行「相位雜訊量測」。相位雜訊測試通常會關注不同頻率偏移（如 1 kHz、10 kHz、1 MHz）下的雜訊表現，並繪製相位雜訊曲線802.3bj、by（25G / 100G NRZ） 802.3cd（50G / 100G PAM4） 802.3ck（100G / 200G Electrical Interface） 802.3df（800G / 1.6T Ethernet） 802.3dj（200G PAM4 per lane）

目前矽光子與 CPO 仍缺乏統一的國際量測標準。在標準尚未統一的過渡期，客製化量測架構成為產業主流。Hans 在節目中詳細說明了一個完整的矽光子 / CPO 測試平台，必須具備的三大核心能力：

CPO 核心概念在於，將光學引擎（Optical Engine）直接整合至 XPU 或交換器晶片封裝內部，使電訊號在最短距離內完成轉換並進入光傳輸路徑。這種設計大幅縮短 SerDes 與光模組之間的距離，從原本主機板等級的傳輸，轉變為封裝內甚至晶片鄰近的連接形式，從根本上降低訊號衰減與能量損耗。相較傳統 SI 測試（Eye diagram / BER / jitter），「光學量測」更複雜且多維度。

VIAVI 指出，AI 工作負載正加速推動高速 I/O 技術演進，包括：1.6T 光模組與高速 SerDes 驗證、矽光子 PIC（Photonic Integrated Circuit）測試、CPO 系統級熱管理與訊號完整性驗證、矽光子與CPO所使用到的光纖的端面監視與清潔，包含光纖陣列單元（Fiber Array Unit, FAU）、PCIe 與 CXL 在 AI 伺服器中的互連效能測試

〈IEEE 802.3dj〉現已更新至 D2.4 版本，VIAVI Solutions 指出，1.6T 的成功關鍵在於對 IEEE 802.3dj 標準的深度兼容與矽光子（SiPh）技術的穩定性。

翔宇科技 於 PCI-SIG DevCon 展示 VIAVI 的 〈Xgig 6P16 PCI Express 6.0/CXL/ NVMe 協定分析/驗證平台〉、〈Xgig 6P4 PCI Express 6.0/CXL/ NVMe 訊號發送驗證卡〉 與 〈NVIDIA - ConnectX-8 SuperNIC〉、〈Synopsys - Gen6x4 PHY〉對打互通性測試（Interoperability）。