矽光子（Silicon Photonics）技術與 CPO 測試入門 — AI 高速運算的關鍵角色
- 翔宇科技
- 1天前
- 讀畢需時 6 分鐘
此篇文章重點涵蓋： 1. PIC 為何取代傳統 EIC 2. 矽光子的設計元件、物理限制與工程挑戰 3. 什麼是 CPO 技術、如何測試 4. 為何 AI 世代迫切需要矽光子
矽光子是指在矽基半導體中，整合可調制光子的光子元件，使光子積體線路（PIC）能與電子積體線路（EIC）在同一晶片或系統中協同運作。相較於純電子架構，矽光子能以光作為資訊載體，大幅降低長距離與高頻寬傳輸時的耗能、發熱與延遲。
然而，光子與光子之間不會直接交互作用，光的調制、傳導必須透過其他材質。「矽」在紅外光區域帶中不會被吸收（損耗）、又擁有高折射率（可以帶光傳得更遠）、擁有非線性光學效應、散熱係數較高等優勢，理所當然成為半導體突破電子互連的關鍵。
矽光子電路的 4 大核心元件
若要讓光子成為實用的資訊載子，至少需具備三大能力：程式化、可傳遞、可感測。為達到這些目的，矽光子積體電路晶片（Si-Photonic Integration Chip）內部主要由四類元件構成：
光源，異質整合雷射為主流
矽本身並不具備發光能力，光必須由人為製造後從外部引入，或透過異質整合方式導入雷射光源（IIIV/Si Hybrid Lasers，上圖黃色區塊）。目前產業主流以磷化銦（InP）雷射為主，特別是 1,310 奈米與 1,550 奈米波段，與既有光通訊體系高度相容。相較之下，砷化鎵（GaAs）850 奈米光源在矽中容易被吸收，若要整合，需搭配氮化矽波導，製程複雜度與成本明顯提高。
波導（被動元件）
波導是矽晶片中的被動元件，例如耦合器等。被動元件靠本身物質/材料特性來控制光傳輸，包括：導引（guiding）、分離（splitting）、組合（combing）、耦合（coupling）、過濾（filtering）、多工／解多工（multiplexing/demultiplexing）、延遲（delay）等。光在傳遞時，載體內壁的粗糙度會造成散射與光子損失，因此低損耗波導製程是矽光子代工平台的核心競爭力之一。
光調制器（主動元件）
光調制器是 PIC 中最關鍵、也是最複雜的主動元件，負責將電訊號轉為光訊號。
光子的自由度極為豐富，可用來編碼與傳遞資訊的變化度，遠高於傳統的電子傳輸，這也影響到光傳輸的速度、傳遞資訊量遠優於電傳輸。光子自由度變化包括：強度（Intensity）、相位（Phase）、頻率與波長、傳播方向、時間區段（Time-bin）、軌道角動量（OAM）、極化（Polarization）等……這些差異都可以用來編碼訊息。
要將電訊號轉化成各種光訊號，常見調製器包括：馬赫曾德干涉儀（MZI）、環形諧振調制器，到載子耗盡型與電吸收調制器……等。各有不同的速度、功耗與面積取捨。多數調制方式需透過「電場」或「熱效應」改變材料折射率，這將影響 PIC 的功耗和系統效能。
光子感測器，光電轉換的最後一哩路
其任務是將光訊號轉換為電訊號，供後續電子電路處理、讀取、傳送及儲存訊號。光子感測器材料包括矽、矽鍺（SiGe）以及砷化鎵銦（InGaAs）等；目前高速鍺光電二極體，已成為矽光子平台的標準配置之一。
矽光子調制的物理限制與工程挑戰
非線性光學效應 與 元件尺寸
在矽光子系統中，主動元件如光衰減器（Attenuator）、光調變器（Modulator）、光發射器（Transmitter）、光接收器（Receiver）、光收發模組（Transceiver）以及光放大器等，皆需仰賴非線性光學效應來改變光的頻率、相位或振幅，以完成訊號調制與處理。
然而，非線性光學效應屬於高階且作用微弱的物理機制，必須透過延長光路長度、導入共振腔，或藉由精密的結構設計加以放大；同時，為避免晶片內光子彼此干擾，各元件之間仍需保留足夠的間距；這使得光子元件在尺寸上通常明顯大於電子元件。上述因素共同限制了光子積體電路（PIC）在單一晶片上可整合的元件數量與系統複雜度。
在高度整合的設計趨勢下，如何在元件尺寸、功耗控制與製程一致性之間取得平衡，是目前矽光子量產面對的關鍵挑戰。
從晶片到封裝：矽光子與 CPO 測試複雜度全面升級
當矽光子的技術趨於成熟之際，共封裝光學模組 CPO (Co-Packaged Optics) 因應而生，也就是將 EIC（電子積體電路）與 PIC（光子積體電路）共同裝在同個載板，形成模組與晶片的共同封裝，進而取代光收發模組，讓光引擎更加地靠近 CPU/GPU，縮短電的傳輸路徑，減少傳輸耗損和訊號的延遲。
而矽光子與 CPO 架構同時涵蓋光學、電學、熱學與封裝可靠度等多重維度，使測試流程呈現高度跨域與高度複雜的特性。
在晶片層級（下圖 左）時，矽光子測試必須同時驗證「被動元件」和「主動元件」的關鍵參數，包括：插入損耗（Insertion Loss, IL）、回波損耗（Return Loss）、波長準確度、頻寬、消光比（ER）、相位雜訊、偏振依存損耗（PDL）、以及高速調制下的眼圖與 BER 表現。由於光學量測對準容差極小，探針耦合、光纖對位與量測穩定度，皆直接影響測試重複性與良率評估，使得自動化光學量測平台（Automated Optical Test）成為量產導入的必要條件。
當系統進一步採用 CPO 架構，測試複雜度會再提升一個層級。CPO 將光學引擎與交換晶片或 AI 加速器等高功耗晶片直接封裝在一起，雖然能大幅縮短傳輸距離、降低功耗，但也讓「封裝完成後再測光」變得非常困難，甚至幾乎不可能。
這使得測試流程必須提前，在封裝前就先確認光學功能，或透過封裝內部，預先設計的監測結構，從系統層級間接判斷光學效能是否正常。
除了剛出廠時的效能表現，CPO 測試也特別重視長時間使用下的穩定度。製程中透過溫度反覆變化、濕熱環境、震動與污染等模擬測試，觀察光學損耗是否隨時間增加，藉此確認封裝結構與光電轉換是否足夠可靠。
VIAVI Solutions 的〈MAP-300 多應用光學測試平台〉，是一款整合「訊號發送」與「接收」功能的 8通道晶片功能性測試解決方案，專為矽光子技術及高速光通訊應用而設計；可自由搭配多款光學測試模組，包含：光源放大器、訊號衰減與控制器、光源/頻譜量測、插入損耗與回波損耗量測……等不同功能。將光學性測試與功能性測試所需的模組整合於單一平台。
為何 AI 世代迫切需要矽光子？
矽光子並非單一元件或單一製程的突破，而是一項橫跨材料、元件、電路設計、封裝與系統架構的整合型技術。
隨著人工智慧（AI）、高效能運算（HPC）與雲端資料中心的快速成長，資料傳輸的頻寬、功耗與散熱問題已成為半導體產業最迫切的挑戰之一。在 AI 模型訓練過程中，資料交換高度集中於短、中距離連線。產業普遍預期，未來超過 70% 以上的資料流量，將發生在晶片與晶片、或伺服器與伺服器之間，而非終端用戶與資料中心之間。這種通訊型態，正好放大了電子互連的能耗與散熱問題，矽光子（Silicon Photonics）被視為突破電子互連瓶頸的關鍵技術，正加速走向量產與商用化。
未來矽光子的競爭焦點，不會僅限於將單一元件的效能拉高到極致；而是著重在於整體製程平台成熟度、封裝整合能力，以及設計與測試生態系的完善程度。隨著臺灣、全球代工技術與產業鏈進化，矽光子將成為支撐 AI 世代運算架構的重要基石。
